Nghiên cứu hệ thống điều khiển cho cầu trục 10 tấn - pdf 19

Download miễn phí Đề tài Nghiên cứu hệ thống điều khiển cho cầu trục 10 tấn



MỤC LỤC
MỞ ĐẦU 1
CHƯƠNG I: TỔNG QUAN VỀ HỌ VI XỬ LÝ 8051 2
I. NHỮNG ĐẶC ĐIỂM CƠ BẢN HỌ VI XỬ LÝ 8051 2
1.Tóm tắt về lịch sử của 8051. 2
2. Bộ ví điều khiển 8051 3
3. Sơ đồ khối chung của họ vi điều khiển 8051 3
II. THÀNH VIÊN HỌ VI XỬ LÝ 8051 4
1. Bộ vi điều khiển 8052: 4
2. Bộ vi điều khiển 8031: 5
3. Các bộ vi điều khiển 8051 từ các hãng khác nhau. 5
3.1. Bộ vi điều khiển 8751 6
3.2. Bộ vi điều khiển AT8951 từ Atmel Corporation. 6
3.3. Bộ vi điều khiển DS5000 từ hãng Dallas Semiconductor. 7
3.4. Phiên bản OTP của 8051. 9
3.5. Họ 8051 từ Hãng Philips 9
CHƯƠNG II GIỚI THIỆU VI ĐIỀU KHIỂN AT89C51 .12
1. Sơ Đồ Khối Của Vi Điều Khiển AT89C51 10
2. Đặc Tinh Của AT89C51 11
3. Sơ đồ chân và chức năng các chân của CHIP 89C51 12
4. Cấu trúc của PORT xuất/nhập. 16
5. Tổ chức bộ nhớ 18
6. Hoạt Động Của Thanh Ghi TIME 29
7. Bộ Đềm Chương Trinh Và Không Gian ROM Của 8051 34
CHƯƠNG III: CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ CỦA 8051 39
I CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ TỨC THỜI VÀ THEO THANH GHI 39
1 Chế độ đánh địa chỉ tức thời 39
2. chế độ đánh địa chỉ theo thanh ghi: 39
II. TRUY CẬP BỘ NHỚ SỬ DỤNG CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ KHÁC NHAU 40
1 Chế độ đánh địa chỉ trực tiếp. 40
2 Các thanh ghi SFSR và các địa chỉ của chúng. 41
3 Ngăn xếp và chế độ đánh địa chỉ trực tiếp. 44
4 Chế độ đánh địa chỉ gián tiếp thanh ghi. 44
5. ưu điểm của chế độ đánh địa chỉ gián tiếp thanh ghi. 45
6. Hạn chế của chế độ đánh địa chỉ gián tiếp thanh ghi trong 8051. 45
7. Chế độ đánh địa chỉ theo chỉ số và truy cập bộ nhớ ROM trên chíp. 45
8 Bảng xắp xếp và sử dụng chế độ đánh địa chỉ theo chỉ số. 45
CHƯƠNG IV: ỨNG DỤNG 46
I. Bài toán: 46
II. Sơ dồ khối và các chức năng của hệ quảng cáo 46
1.Sơ dồ khối của hệ quảng cáo 46
2.Chức năng các khối 46
III . THIẾT KẾ CHI TIẾT CÁC KHỐI 48
1.Thiết kế chi tiết khối nguồn 48
2. Thiết thiết khối đệm hàng 49
3. Thiết kế khối giải mã cột chi tiết (quét cột) 50
4. Khối thúc công xuất cột (đệm ngõ ra cộT) 53
5. khối hiển thị 56
6. Khối Điều Khiển Trung Tâm 58
7. Nguyên lý toàn mạch 59
7.1. Linh kiện cần cho thiết kế 61
7.1. Sơ đồ nguyên lý toàn mạch và công cụ thiết kế mạch in 61
7.2.Board điều khiển(mạch đồng 2 lớp). 64
7.3. Board hiển thị (mạch đồng khối hiển thị) 65
7.4. Nguyên lý hoạt động của toàn mạch: 66
IV. THIẾT KẾ CHƯƠNG TRÌNH CHO VI ĐIỀU KHIỂN 67
1.Nguyên lý hoạt động 67
2. Lưu Đồ Thuật Toán 68
3.Chương trinh và nạp chương trình cho chíp AT89C51 70
4. Kết quả 78
KẾT LUẬN 79
TÀI LIỆU THAM KHẢO
 
 



Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí

Tóm tắt nội dung tài liệu:

tăng SP trước khi ghi dữ liệu và lệnh lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm giảm SP. Ngăn xếp của 89C51 được cất giữ trong RAM nội và giới hạn các địa chỉ có thể truy xuất bằng các địa chỉ gián tiếp, chúng là 128Byte đầu của AT89C51.
Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, ta dùng lệnh sau :
MOV SP,#5FH
Nếu không dùng lệnh khởi động SP hay khi RESET lại AT89C51 thì SP sẽ bắt đầu tại địa chỉ mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ là 08H. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu hay truy xuất ngầm bằng lệnh gọi chương trình con ACALL, LCALL và các lệnh trở về RET, RETI để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con.
- Con trỏ dữ liệu DPRT ( Data Pointer).
Con trỏ DPTR được dùng để truy xuất bộ nhớ ngoài, DPTR là một thanh ghi 16bit ở địa chỉ 28H (DPL , Byte thấp) và 83H ( DPH , Byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H
MOV A,#55H
MOV DPTR,#1000H
MOVX @DPTR,A
Lệnh đầu tiên sử dụng kiểu định địa chỉ tức thời để nạp hằng dữ liệu 55H vào thanh ghi chứa A. Lệnh thứ 2 cũng sử dụng kiểu định địa chỉ tức thời, nạp hằng địa chỉ 16bit 1000H cho con trỏ dữ liệu DPTR. Lệnh thứ 3 sử dụng kiểu định địa chỉ gián tiếp di chuyển giá trị 55H chứa trong A đến RAM ngoài tại địc chỉ chứa trong DPTR (1000H).
- Các thanh ghi PORT.
Các Port xuất nhập của 89C51 bao gồm Port 0 tại địa chỉ 80H, Port 1 tại địa chỉ 90H, Port 2 tại địa chỉ A0H và Port 3 tại địa chỉ B0H. các Port 0,2,3 không được dùng để xuất nhập nếu sử dụng thêm bộ nhớ ngoài hay nếu có một số đặc tính đặc biệt của 89C51 được sử dụng ( như là ngắt, Port nối tiếp.....).P1.2 đến P1.7, ngược lại, luôn luôn là các đường xuất nhập đa mục đích hợp lệ.
Tất cả các Port đều được định địa chỉ từng bit nhằm cung cấp các khả năng giao tiếp mạnh.
Thí dụ ta có một động cơ một cuộn dây và một mạch kích dùng Transistor nối tới bit 7 của Port 1, động cơ có thể ngưng hay chạy chỉ nhờ vào
Hinh 2.7: Một lệnh đơn của 8051.
SETB P1.7 sẽ làm động cơ chạy và lệnh CLR P1.7 làm động cơ ngưng.
Các lệnh trên sử dụng toán tử (dot) để định chỉ 1 bit trong 1Byte cho phép định địa chỉ từng bit.
Trình dịch hợp ngữ thực hiện biến đổi dạng ký hiệu thành địa chỉ thực tế nghĩa là 2 lệnh sau sẽ tương đương
CLR P.17 tương đương với lệnh CLR 97H.
- Các thanh ghi định thời (Timer)
AT89C51 chưa 2 bộ định thời 2 bộ định thời/ đếm 16bit được dùng cho việc định thời hay đếm sự kiện. Timer 0 ở địa chỉ 8AH (TL0 : Byte thấp) và 8CH (TH0 : Byte cao). Timer 1 ở địa chỉ 8BH (TL0 : Byte thấp) và 8DH ( TH1 : Byte cao). Việc khởi động Timer được SET bởi TIMER Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển
Timer (TCON) ở địa chỉ 88H, chỉ có TCON được địa chỉ hoá từng bit.
- Các thanh ghi nối tiếp.
AT89C51 chứa một Port nối tiếp dành cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, Modem hay giao tiếp nối tiếp với các IC khác. Một thanh ghi gọi là bộ đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả 2 dữ liệu truyền và dữ liệu nhận. Khi truyền dữ liệu thì ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận hành khác nhau được lập trình ghi điều khiển port nối tiếp SCON ở địa chỉ 98H.
- Các thanh ghi ngắt.
Thực tế ở 8051 chỉ có 5 ngắt dành cho người dùng, song nhiều tài liệu kỹ thuật của các nhà sản xuất vẫn nói rằng có 6 ngắt vì họ tính cả lệnh reset bố trí sáu ngắt của 8051 như sau:
-Reset: khi chân reset được kích hoạt thì 8051 nhảy về địa chỉ 0000
-Hai ngắt dành cho bộ định thời time 0 và time 1, đia chỉ ở bảng vector ngắt của hai ngắt này tương ứng với time 0 và time 1 là 000B4 và 001B4
Hai ngắt phần cứng dành cho các thiết bị bên ngoài nối tới chân 12 (P3.2) và 13 (P3.2) của cổng P3 là INTO và INT1 tương ứng. Các ngắt ngoài cũng còn được gọi là EX1 và EX2. Vị trí nhớ trong bảng vector ngắt của hai ngắt INT0 và INT1 này là 0003H và 0013H
Truyền thông nối tiếp có một ngắt cho cả thu lẫn phát, địa chỉ nủa ngắt này trong bảng vector ngắt 0023H
Bảng vector ngắt của 8051
Ngắt
Đỉa chỉ ROM (Hexa)
Chân
RESET
0000
9
Ngắt phần cứng ngoài (INTO)
0003
12 (P3 : 2)
Ngắt bọ timer 0 (TFO)
0008
Ngắt phần cứng ngoài 1 (INT1)
0013
12 (P3 : 3)
Ngắt bộ timer 1 (TF1)
0018
Ngắt COM nối tiếp (R1 và T1)
0023
ORG 0 ; Địa chỉ bắt đầu của ROM khi khơi động lại
LJMP MAIN ;bỏ qua bảng vector ngắt
;……… Chương trình khởi động lại
ORG30H
MAIN:
….
END
Bảng 2.3: Bảng vector ngắt của 8051
- Cho phét ngắt và cấm ngắt
Khi reset thì tất cả mọi ngắt bị cấm, có nghĩa là không có ngắt nào được bộ vi điều khiển đáp ứng nếu chúng được kích hoạt. các ngắt phải được cho phép bằng phần mềm để bộ vi điều khiển có thể đáp ứng được. Có một thanh ghi được gọi là cho phép ngắt IE (Interrup Enable), chịu trách nhiệm về việc cho phép ngắt và cấm các ngắt IE là thanh ghi có thể định địa chỉ bit.
Thanh ghi cho phét ngắt IE
D7 D0
EA
----
ET2
ES
ET1
EX1
ET0
EX0
EA IE.7 Nếu EA=0 thì không ngắt nào được báo nhận
Nếu EA=1 thì từng nguồn ngắt sẽ được mở hay cấm bằng cách bật hay xóa bit cho phét tương ứng
-- IE.6 Dự phòng cho tương lại
ET2 IE.5 Cho phép hay cấm ngắt chàn hay thu của timer 2 (89C52)
ES IE.4 Cho phép hay cấm cổng nối tiếp
ET1 IE.3 Cho phép hay cấm ngắt tràn của time 1
EX1 IE.2 Cho phép hay cấm ngắt ngoài 1
ET0 IE.1 Cho phép hay cấm ngắt tràn của time 0
EX0 IE.0 Cho phép hay cấm ngắt ngoài 0
* Các bit này có thể dùng ở các bộ vi điều khiển có đặc tính mới trong tương lai
Bảng 2.4: Thanh ghi cho phét ngắt IE
- Các bước thực hiện khi cho phép một ngắt
Để cho phép 1 ngắt, trình tự thực hiện các bước như sau
bit D7 của thanh ghi IE là EA phải được bật lên cao cho phép các bit còn lại của thanh ghi có hiệu lực.
Nếu EA=1 thì tất cả mọi ngắt đều được phép và sẽ được đáp ứng nếu các bit tương ứng của các ngắt này trong IE có mức cao.
Nếu EA=0 thì không có ngắt nào được đáp ứng cho dù bit tương ứng trong IE có giá trị cao.
- Thanh ghi điều khiển công suất.
Thanh ghi điều khiển công suất (PCON) ở địa chỉ 87H chứa các bit điều khiển.
- Tín hiệu RESET.
AT89C51 có ngõ vào RESET (RST) tác động ở mức cao trong khoảng thời gian 2 chu kỳ sau đó xuống mức thấp để AT89C51 bắt đầu làm việc. RST có thể kích tay bằng một phím nhấn thường mở. sơ đồ mạch RESET như hình sau:
Thanh ghi quan trọng nhất là thanh ghi bộ đếm chương trình PC được RESET tại địa chỉ 0000H. Nội dung của RAM trong chíp không bị thay đổi bởi tác động của ngõ vào RESET.
Hình 2.8: Mạch RESET
Bảng giá trị của các thanh ghi sau khi RESET hệ thống :
THANH GHI
NỘI DUNG
Bộ đếm chương trình
0000H
Thanh chứa A
00H
Thanh ghi B
00H
PSW
00H
SP
07H
DPTR
0000H
Port 0 – 3
xxx00000B
IP
xx000000B
0xx00000B
Các thanh ghi định thời
00H
SCON
00H
SBUF
00H
PCON (HMOS)
0xxxxxxxB
PCON (CMOS)
0xxx0000B
Bảng 2.5: Bảng giá trị của các thanh ghi sau khi RESET hệ thống
6. Hoạt Động C
Music ♫

Copyright: Tài liệu đại học © DMCA.com Protection Status