Link tải luận văn miễn phí cho ae Kết nối
TÓM TẮT NỘI DUNG
Đề tài hướng tới một cái nhìn tổng quan về kỹ thuật tổng hợp tần số trực tiếp (DDS). Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo và giải thích nguyên lý hoạt động của một hệ thống DDS (Direct Digital Syntherizer). Khi xem xét toàn bộ hệ thống DDS thì mối quan hệ giữa phổ đầu ra của hệ thống và nhiễu do ảnh hưởng của lấy mẫu, tái tạo tín hiệu, và do các hạn chế phải chấp nhận khi triển khai thực tế là vấn đề đầu tiên được quan tâm tìm hiểu. Tiếp đó là vấn đề sai số, các nguồn gây sai số và ảnh hưởng của sai số tới hiệu năng tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệt méo, bộ lọc FIR, bộ lọc IIR, bộ lọc polyphase…..Những ứng dụng điều chế là một phần không thể thiếu khi nghiên cứu kỹ thuật DDS, vì vậy phần sau đề tài trình bày một số vấn đề về điều chế FSK, PSK, QAM dùng DDS. Ngoài những vấn đề lý thuyết trên, đề tài cũng dành một số trang để minh họa những ưu điểm nổi bật của kỹ thuật DDS, những xu thế phát triển nhằm hoàn thiện công nghệ DDS và những tiến bộ đạt được của một hệ thống tích hợp công nghệ DDS.
MỤC LỤC
MỞ ĐẦU 1
CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS 2
1.1 Những ưu điểm của DDS 2
1.2 Lý thuyết hoạt động 2
1.3 Xu hướng tích hợp chức năng 5
CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS 7
2.1 Lấy mẫu đầu ra thiết bị DDS 7
2.2 Khả năng chuyển pha và tần số của DDS 8
3.1 Xác định tốc độ điều chỉnh tối đa 9
3.2 Giao tiếp điều khiển DDS 9
CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS 11
3.1 Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spurious performance) 11
3.2 Tác động của oversampling lên hiệu năng nhiễu vệt 12
3.3 Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur) 13
3.3.1 Biên độ các vệt 14
3.3.2 Phân bố các vệt tạo bởi sự cắt pha 15
3.3.3 Tóm tắt về cắt bỏ phase 18
3.4 Các nguồn gây ra các vệt khác của DDS 19
3.5 Hiệu năng vệt giải rộng 20
3.6 Hiệu năng vệt giải hẹp 21
3.7 Dự báo và khái thác vệt “sweet spots” trong dải điều chỉnh của DDS 21
3.8 Xem xét sự biến động (Jitter) và ồn pha trong hệ thống DDS 21
3.9 Xem xét bộ lọc đầu ra 24
3.9.1 Đáp ứng của họ Chebyshev 27
3.9.2 Đáp ứng của bộ lọc họ Gauss 28
3.9.3 Đáp ứng của họ Legendre 29
CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS 31
4.1 Lý thuyết điều chế số cơ bản 31
4.1.1 Các khái niệm cơ bản 31
4.1.2 Điều chế 33
4.2 Kiến trúc hệ thống và yêu cầu 35
4.3 Bộ lọc số 36
4.3.1 Bộ Lọc FIR 36
4.3.2 Bộ lọc IIR 38
4.4 DSP đa tốc 39
4.4.1 Tăng tốc 40
4.4.2 Giảm tốc 41
4.4.3 Chuyển đổi tốc độ với tỷ số n/m 43
4.4.4 Bộ lọc số 43
4.5 Xem xét đồng bộ dữ liệu vào và xung 47
4.6 Các cách mã hóa dữ liệu và triển khai DDS 49
4.6.1 Mã hóa FSK 49
4.6.2 Mã hóa PSK 50
4.6.3 Mã hóa QAM 51
4.6.4 Quadrature up-conversion 52
CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM 54
5.1 Giới thiệu chip DDS AD9835 54
5.2.1 Lý thuyết hoạt động 54
5.2.2 Giao tiếp với vi điều khiển 55
5.2 Mạch tạo dao động sử dụng AD8935 56
5.2.1 Sơ đồ nguyên lý 56
5.2.2 Sơ đồ mạch in: 58
5.2.3 Mạch triển khai thực tế 59
KẾT LUẬN 60
Một lý do có thể trực quan là, nếu mọi mẫu thứ m của tín hiếu đầu vào được nhặt ra, thì dữ liệu đầu ra có thể có tính chất mong đợi. Chuỗi này sẽ không còn phản ánh thông tin giống như dữ liệu gốc. Nguyên nhân được ghi vào trong các nhánh của tiêu chuẩn Nyquist. Câu trả lời trở nên rõ ràng khi kiểm tra trong miền tần số.
Hình 39: Quá trình tăng tốc xem trong miền tần số
Vấn đề trước mắt đó là quá trình giảm tốc được mong đợi chuyển thông tin phổ trong hình (a) theo cách nó có thể chứa trong hình (c). Vấn đề đó là vùng Nyquist của hình (a) là rộng hơn 3 lần vùng Nyquist trong hình (c) nguyên nhân trực tiếp từ sư khác nhau trong tốc độ lấy mẫu. Không có cách nào để chứa đầy đủ nội dung phổ của vùng Nyquist của hình (a) có thể đặt trong vùng Nyquist của hình (c). Điều này dẫn tới một quy tắc chính về giảm tốc: Băng thông của dữ liệu trước khi giảm tốc phải nằm trong băng thông của tốc độ lấy mẫu thấp hơn. Vì vậy với giảm tốc hệ số m băng thông của dữ liệu gốc phải bé hơn Fs/(2m), với Fs là tốc độ lấy mẫu dữ liệu của tín hiệu gốc. Nếu dữ liệu gốc chứa thông tin hợp lệ trong phần phổ nằm ngoài Fs/(2m), giảm tốc là không thể.
Giả sử phổ của dữ liệu gốc thỏa mãn yêu cầu băng thông giảm tốc, thì bước đầu tiên trong quá trình giảm tốc là lọc thông thấp cho dữ liệu gốc. Như với quá trình tăng tốc bộ lọc này có thể là bộ lọc FIR. Bước thứ hai là nhặt ra các mẫu thứ m sử dụng tốc độ lấy mẫu thấp.
4.4.1 Chuyển đổi tốc độ với tỷ số n/m
Quá trình tăng tốc và giảm tốc mô tả phía trên chỉ cho phép thay đổi tốc độ nguyên. Nhưng thực tế thường yêu cầu thay đổi tốc độ dạng phân thức. Điều này có thể dễ dàng thu được bằng cách thực hiện hai hay nhiều quá trình tăng giảm tốc liên tiếp. Ví dụ quá trình chuyển đổi tốc độ theo tỷ số n/m có thể mô tả trong hình sau:
Hình 40: Bộ chuyển đổi tốc độ n/m
Trong một bộ chuyển đổi đa tốc thì quá trình tăng tốc nên được thực hiện trước. Mặt khác băng thông của dữ liệu gốc phải bị giới hạn tới Fs/(2m), với Fs là tốc độ dữ liệu gốc.
4.4.2 Bộ lọc số
Như trên ta thấy cả tăng tốc và hạ tốc đều yêu cầu sử dụng bộ lọc thông thấp. Chúng có thể dễ dàng được thiết kế sử dụng kỹ thuật bộ lọc FIR. Tuy nhiên có hai lớp bộ lọc số đặc biệt phù hợp với xử lý tín hiệu số đa tốc. Đó là bộ lọc Polyphase FIR (FIR đa pha) và Cascaded intergrator-comb (CIC).
5.1.1.1 Pholyphase FIR
Bộ lọc này đặc biệt phù hợp cho ứng dụng tăng tốc. Nhắc lại rằng quá trình tăng tốc bắt đầu với việc thêm n-1 mẫu 0 giữa mỗi mẫu đầu vào. Dữ liệu được chèn thêm 0 sau đó được xuất ra tại tốc độ cao hơn. Dữ liệu này tiếp tục được dẫn qua bộ lọc thông thấp để hoàn tất quá trình tăng tốc.
Tuy nhiên, hay hơn việc thực hiện quá trình này trong nhiều bước, chúng ta có thể làm tất cả trong một bước bằng cách thiết kế một FIR như sau. Đầu tiên, thiết kế với đáp ứng tần số thích hợp, FIR có thể được cấp xung tại tốc độ cao hơn (nFs). Ta
Ue1YfcHlCQ2oejj
