5/14/2013
1
Chương 6:BỘ NHỚ VÀ THIẾT
BỊ LƯU TRỮ DỮ LIỆU
Phạm Văn Thành
Nội dung
I. Bộ nhớ trong.
II. Đĩa từ.
III. Đĩa quang.
2
5/14/2013
2
I. Bộ nhớ trong.
A. Cấu trúc vật lý
B. Cấu trúc logic và cách truy nhập
3
I. Bộ nhớ trong.
• Đơn vị nhỏ nhất của bộ nhớ là một tế bào nhớ, mỗi một
tế bào nhớ được sử dụng để lưu trữ một bit thông tin.
• Nhiều bit thông tin gộp lại để biểu diễn cho một từ nhớ
(từ nhớ có thể là 8 bit hoặc 16 bit), máy tính sử dụng từ
nhớ là 8 bit (1 byte), mỗi byte có địa chỉ riêng gọi là địa
chỉ vật lý và vi xử lý sẽ truy nhập dữ liệu theo địa chỉ
vật lý này.
• Quá trình truy nhập bộ nhớ trong được chia làm 2 chu
kỳ: chu kỳ ghi và chu kỳ đọc.
• Gồm có ba loại:
1. Bộ nhớ truy nhập bất kỳ RAM (random access memory)
2. Bộ nhớ chỉ đọc ROM (read only memory),
3. Bộ nhớ đệm Cache
4

I. Bộ nhớ trong.
1. Bộ nhớ truy nhập bất kỳ RAM
Bộ nhớ truy nhập bất kỳ tĩnh SRAM (static random
access memory):
o Là loại RAM được cấu tạo từ các mạch Flip-Flop
o Mỗi mạch flip-flop là một tế bào RAM tĩnh và được cấu tạo
bởi 8 transistot hiệu ứng trường FET (field effect transistor).
o Tĩnh chỉ ra rằng khi nguồn nuôi chưa bị cắt thì nội dung của ô
nhớ vẫn được giữ nguyên mà không cần làm tươi như RAM
động
7
Cấu trúc vật lý
8
Cấu tạo SRAM
C O LUM N
SUPPORT
C IRCUITRY
Đ/c hàng
RAS
DATA I/O
SRAM Chip
ROW
SUPPORT
CIRCUITRY
READ/WRITE
ADDRESS
BL
BL
Vcc
W

o Thường được sử dụng để làm bộ nhớ đệm Cache
L1, L2 và L3 (bộ nhớ truy cập nhanh).
10
Cấu trúc vật lý
5/14/2013
6
I. Bộ nhớ trong.
1. Bộ nhớ truy nhập bất kỳ RAM
Bộ nhớ truy nhập bất kỳ đông DRAM (dynamic random
access memory):
o Là loại RAM có cấu tạo đơn giản hơn SRAM.
o Để lưu trữ một bit thông tin, một tế bào DRAM chỉ
cần một FET và một tụ điện, dữ liệu được lưu trữ
dưới dạng tích điện của tụ điện. Vì điện tích của tụ
sẽ mất dần theo thời gian nên tế bào DRAM cần
được làm tươi liên tục để giữ nội dung thông tin
11
Cấu trúc vật lý
I. Bộ nhớ trong.
1. Bộ nhớ truy nhập bất kỳ RAM
Bộ nhớ truy nhập bất kỳ động DRAM :
o Thời gian làm tươi nhỏ hơn 2ms một lần → thời
gian truy nhập của DRAM tương đối chậm (60-
120ns) so với SRAM (12-25ns).
12
Cấu trúc vật lý
5/14/2013
7
13
Cấu tạo DRAM

 Một tế bào DRAM nhỏ hơn khoảng 1/4 tế bào
SRAM→ DRAM là có khả năng mở rộng dung
lượng lớn
 Do cấu trúc đơn giản và số lượng lớn, sản xuất
DRAM rẻ hơn SRAM. Vì những lý do trên mà
DRAM được dùng chủ yếu làm bộ nhớ chính
của hầu hết mọi máy tính cá nhân.
14
Cấu trúc vật lý
5/14/2013
8
I. Bộ nhớ trong.
1. Bộ nhớ truy nhập bất kỳ RAM
Bộ nhớ truy nhập bất kỳ đông DRAM
o Nhược điểm của DRAM:
 Tuy nhiên tốc độ của DRAM chậm nên các nhà
sản xuất phần cứng luôn luôn tìm mọi biện pháp
để khắc phục nhược điểm đó.
 Dữ liệu được lưu trữ dưới dạng điện tích trong
một tụ điện của tế bào nhớ → điện tích cần được
nạp liên tục lên tụ điện này sau một khoảng thời
gian từ 1 đến 16ms→ quá trình làm tươi
(refresh) bộ nhớ.
15
Cấu trúc vật lý
I. Bộ nhớ trong.
1. Bộ nhớ truy nhập bất kỳ RAM
Bộ nhớ truy nhập bất kỳ đông DRAM
o Ba phương pháp làm tươi hay được dùng là:
 Làm tươi /RAS (Row Address Stroble) : đọc giả một

I. Bộ nhớ trong.
1. Bộ nhớ truy nhập bất kỳ RAM
Bộ nhớ truy nhập bất kỳ đông DRAM
o Các mode hoạt động nhanh của DRAM:
ii. Mode statis – column:
• Quan hệ chặt chẽ với mode trang.
• Tín hiệu CAS trong giai đoạn sau khi giữ
nguyên không đổi ( ở mức thấp ) mạch điều
khiển DRAM (nằm trong DRAM) phát hiện
ra sự thay đổi địa chỉ cột sau 1 thời gian
ngắn khi thấy CAS thay đổi → điều này tiết
kiệm thời gian phản ứng và chuyển mạch →
nhanh hơn mode trang.
18
Cấu trúc vật lý
5/14/2013
10
I. Bộ nhớ trong.
1. Bộ nhớ truy nhập bất kỳ RAM
Bộ nhớ truy nhập bất kỳ đông DRAM
o Các mode hoạt động nhanh của DRAM:
iii. Mode Nibble :
• Bằng cách chuyển mạch tín hiệu CAS 4 lần cho
4 bit số liệu ra khỏi địa chỉ hàng, chỉ cần có địa
chỉ bit đầu, 3 bit sau liên tiếp được dịch vào mà
không cần đọc lại.
iv. Mode nối tiếp: Là mode Nibble mở rộng. Với mỗi
xung CAS, thì DRAM đếm địa chỉ cột tăng lên 1
tự động. Mode này cho việc đọc các bộ nhớ video
hoặc nạp đường cache có đặc tính nối tiếp trên

nhịp của hệ thống.
 DDR SDRAM (Double Data Rate SDRAM): là
phiên bản mới nhất của SDRAM, được thiết kế
cho những CPU tốc độ cao và yêu cầu truyền dữ
liệu lớn; có khả năng truyền dữ liệu với tốc độ
ghấp đôi SDRAM trong một chu kỳ xung đồng
hồ
22
Cấu trúc vật lý
5/14/2013
12
I. Bộ nhớ trong.
1. Bộ nhớ truy nhập bất kỳ RAM
Bộ nhớ truy nhập bất kỳ động DRAM
23
Cấu trúc vật lý
I. Bộ nhớ trong.
2. Bộ nhớ chỉ đọc ROM (Read Only Memory)
• Là bộ nhớ chỉ đọc
• Đặc điểm là không mất dữ liệu khi mất nguồn
điện→được sử dụng để lưu trữ hệ điều hành vào ra
cơ sở BIOS, máy tính sẽ lấy lệnh ở đây để khởi
động và kiểm tra hệ thống.
• Các loại:
a) ROM lập trình sẵn masked ROM
b) ROM lập trình được PROM (programable ROM)
c) ROM lập trình và xoá được EPROM (eraseable
programable ROM)
d) ROM lập trình và xoá được bằng điện EEPROM
(electrically eraseable programable ROM)

 Khi lập trình (đưa dữ liệu vào ROM), cầu chì này
được giữ nguyên hoặc đốt cháy, tương ứng với bit
cần lưu trữ.
Khi đã được lập trình, nội dung PROM không thay
đổi được vì không phục hồi lại được chức năng của
cầu chì đã cháy.
27
Cấu trúc vật lý
Cấu tạo của PROM
I. Bộ nhớ trong.
2. Bộ nhớ chỉ đọc ROM (Read Only Memory)
c) ROM lập trình và xoá được EPROM (eraseable
programable ROM):
EPROM là một FET có một cổng nổi (floating gate) để
lưu trữ điện tích.
Điện tích của cực này chỉ mất đi dưới tác dụng tia tử
ngoại.
Cực cửa điều khiển cần có điện thế cao khoảng 20V
trong 5 ms để nạp cực cổng nổi.
Điện tích của cổng nổi có tác dụng đóng và mở mạch
FET. Từng FET đóng vai trò một tế bào nhớ.
Cấu trúc ma trận và cách định địa chỉ từng tế bào giống
như PROM.
28
Cấu trúc vật lý
5/14/2013
15
I. Bộ nhớ trong.
2. Bộ nhớ chỉ đọc ROM (Read Only Memory)
c) ROM lập trình và xoá được EPROM (eraseable

được Zero Wait State trong hầu hết các trường hợp
→ Cache.
31
Cấu trúc vật lý
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
b. Khái niệm Cache:
• 1 lượng nhỏ SRAM + bộ
phận điều khiển cache
(Cache controller) được
bố trí giữa CPU và bộ
nhớ chính.
• Nguyên tắc làm việc:
Như là 1 cái kho nhỏ
trung gian nằm giữa phân
xưởng sản suất là CPU
và kho chính là bộ nhớ
chính
32
Cấu trúc vật lý

Đảm bảo tính chất cung cấp nhanh, thuận
tiện cho công việc của CPU.
5/14/2013
17
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
c. Cách thức hoạt động của Cache:
• Cache chứa những thông tin mới nhất mà CPU
vừa sử dụng. Nếu CPU cần lại đúng những thông

34
Cấu trúc vật lý
5/14/2013
18
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
d. Thành phần của Cache:
• Cache bao gồm các chip SRAM + Điều khiển
Cache
• Điều khiển cache bao gồm:
Bộ logic quản lý cache (Cache Managment Logic)
Cache Memory Directory.
35
Cấu trúc vật lý
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
d. Thành phần của Cache:
• Cache bao gồm các chip SRAM + Điều khiển
Cache
• Điều khiển cache bao gồm:
Bộ logic quản lý cache (Cache Managment Logic)
Cache Memory Directory.
36
Cấu trúc vật lý
5/14/2013
19
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
d. Thành phần của Cache:
Bộ logic quản lý cache (Cache Managment Logic):

lặp cho nên đa số các trường hợp Cache hit đạt 85-
95%.
• Một lợi điểm của việc sử dụng Cache nữa là hiệu
suất sử dụng bus hệ thống. Có thể truy xuất bus
đồng thời:
o CPU truy xuất đến cache.
o 1 bộ phận quản lý bus khác truy xuất đến bộ nhớ chính
qua bus hệ thống.
→Phương pháp thiết kế look - through cache (nhìn
xuyên qua).
39
Cấu trúc vật lý
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
f. Cache cấp 1 và Cache cấp 2.
Xét các Cache này trong 386 & 486:
• Cache cấp 1: Thường là nhỏ, cung cấp mã lệnh
và số liệu sử dụng thường xuyên nhất. (4 Kb -
64 Kb), cache nằm trong CPU 486 là 8 Kb.
• Cache cấp 2: Nằm giữa cache cấp 1 và bộ nhớ
chính. Kích thước cache cấp 2 bao trùm cả
cache cấp 1 (thường là 64 Kb - 512 Kb).
• Để thiết kế kích thước cache phải giải quyết
vấn đề: Nếu kích thước cache càng lớn: hiệu
suất cao → giá thành cao.
40
Cấu trúc vật lý
5/14/2013
21
41

Cấu trúc vật lý
3. Bộ nhớ đệm Cache
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
g. Cấu trúc của cache.
Có 2 cấu trúc hiện đang được sử dụng:
Look - Aside Cache (Nhìn từ 1 phía).
Look - Through Cache (Nhìn xuyên qua).
44
Cấu trúc vật lý
CPU
CACHE
Main
Memory
Bus Master 1
Bus Master 2
Bus Master 3
CPU
CACHE
Main
Memory
Bus Master 1
Bus Master 2
Bus Master 3
Look - Aside Cache
Look - Through Cache
5/14/2013
23
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache

46
Cấu trúc vật lý
5/14/2013
24
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
g. Cấu trúc của cache.
Look - Aside Cache (Nhìn từ 1 phía).
Nhược điểm:
Sử dụng bus hệ thống không được giảm nhẹ đi (Mỗi
truy xuất dẫn đến cả cache và bộ nhớ chính).
Tất cả các yêu cầu dù là hit hay miss đều gây ra sự
khởi đầu của 1 chu kỳ làm việc trong bộ nhớ chính
→ Ngăn cản không cho các thiết bị khác truy xuất bộ
nhớ chính cho tới khi thời gian nạp lại đã quá hạn.
Các thao tác đồng thời không thể xảy ra vì tất cả các
bộ phận điều khiển bus chỉ nằm trên cùng 1 bus.
Không thích hợp cho máy có nhiều bộ phận quản lý
bus.
47
Cấu trúc vật lý
I. Bộ nhớ trong.
3. Bộ nhớ đệm Cache
g. Cấu trúc của cache.
Look - Through Cache (Nhìn xuyên qua).
Hiệu suất toàn diện của Look - through cao hơn look -
aside.
Cache hit→ Lấy thông tin giữ lại ngay cho CPU với
zero wait state; các yêu cầu của CPU không tự động
chuyển đến bus hệ thống→ bus hệ thống rảnh rỗi để các

cache và thực hiện ghi sau vào bộ nhớ chính).
50
Cấu trúc vật lý