H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
THAO TÁC C B N Đ L P TRÌNH CHO FPGAƠ Ả Ể Ậ
TRÊN XILINX ISE 8.2i
I) T o project m i.ạ ớ
− Ch y ch ng trình ISE, ta s th y giao di n nh sau.ạ ươ ẽ ấ ệ ư
1
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
− Ch n Menu File ọ  New Project.
Trong giao di n s hi n ra c a s sau.ệ ẽ ệ ử ổ
2
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
− Nh p tên cho Project m i. Tên này s t đ ng đ c l y làm tên c aậ ớ ẽ ự ộ ượ ấ ủ
Folder l u các File liên quan đ n Project.ư ế
3
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
− Thi t l p các thông s cho Card FPGA mà ta s d ng.ế ậ ố ử ụ
+ Dòng s n ph m (Family).ả ẩ
4
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
+ Thi t b (Device).ế ị
5
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
+ D ng thi t k , đóng gói (Package).ạ ế ế
+ T c đ (Speed).ố ộ
6
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
− Ch n Next. Ta s th y hi n ra c a s Create New Source. Ta có th t oọ ẽ ấ ệ ử ổ ể ạ
1 File Source m i t đây, ho c có th t o sau khi Project m i đã đ cớ ừ ặ ể ạ ớ ượ
t o thành.ạ
+ Ch n ki u Source File. Nh p tên c a Source File. Ch n Next đọ ể ậ ủ ọ ể
sang b c k ti p.ướ ế ế

Synthesis-XST.
− Double click vào Synthesis đ ti n hành phân tích ch ng trình, ki mể ế ươ ể
tra l i.ỗ
14
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
+ Ch ng trình dang ch y.ượ ạ
+ Có l i x y ra trong quá trình ki m tra, bi u t ng tr c Synthesisỗ ả ể ể ượ ướ
s hi n đ .ẽ ệ ỏ
15
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
+ Ta kéo xu ng thanh Transcript ố  Error  Double Click vào thông
báo l i đ ki m tra.ỗ ể ể
16
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
+ Sau khi sửa lỗi, việc phân tích và kiểm tra đạt kết qua tốt. Biểu
tượng hiện ra màu xanh.
− Click ph i chu t vào Implement Desingn ch n Run (ho c Double Click).ả ộ ọ ặ
17
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
− Ti p t c v i Generate Programming File.ế ụ ớ
18
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
− Đ n p ch ng trình lên Card FPGA, ch n Configure Device.ể ạ ươ ọ
− C a s thi t l p các tùy ch n cho vi c k t n i thi t v hi n ra. Th ngử ổ ế ậ ọ ệ ế ố ế ị ệ ườ
ta s d ng ch đ Default. Ch n Finish.ử ụ ế ộ ọ
19
H ng d n s d ng Xilinx ISE _ Version 1.0ướ ẩ ử ụ Vũ Duy Nh tấ
− Ch ng trình đang ki m tra và ti n hành vi c liên k t thi t b , chu n bươ ể ế ệ ế ế ị ẩ ị
cho vi c Load d li u lên Card FPGA.ệ ữ ệ
− N u có l i x y ta ra trong quá trình k t n i thi t b , ta ph i th c hi nế ỗ ả ế ố ế ị ả ự ệ