Giáo trình Linh Kiện Điện Tử ị số nào đó thì hai
vùng hiếm chạm nhau, ta nói thông lộ bị nghẽn (pinched off).
Trị số V
DS
để thông lộ bắt đầu bị n được gọi là điện thế nghẽn V
P
(pinched off
voltage). Ở trị số này, chỉ có các điện tử có năng lượng cao trong dải dẫn điện mới có đủ
sức xuyên qua vùng hiếm vào vùng thoát và bị hút v ực dương của nguồn điện V
DS

tạo ra dòng điện thoát I
D
.
ếu ta cứ tiếp tục tăng V
DS
, dòng điện I
D
gần như không thay đổi và được gọi là
dòng iện bảo hoà thoát - nguồn I
DSS
(chú ý: ký hiệu I
DSS
khi V
GS
=0V).
ờ, nếu ta phân cực cổng-nguồn bằng một nguồn điện thế âm V
GS

đ
Bây gi
V
GS

n+ n+
p-
S D
n-
p
G
V
DS
Nối P-N ở vùng
c
Hình 10
thoát được phân
ự
c n
g
h
ị
ch

Trang 96 Biên soạn: Trương Văn Tám
.
Giáo trình Linh Kiện Điện Tử

một trị V
DS
khi
GS
âm hơn
Hìn
Khi V
DS
cò cũng tăng theo V
DS
, nhưng k
DS
lớn, thông lộ b
hẽn nhanh h là trị số
ng lộ nghẽn nhỏ trong trường h
D DSS
Chùm đặc tuyến I
D
=f(V
DS
) với V
GS
là thông
K


m
V
P
ới trị bảo
iảm
hòa I
giả
V
h 11
V
DS
ứng v
hòa g
P Gate
Thân P- (Gate)
Thông lộ n-
n+ thoát
Thông lộ nghẽn
GS
vì thông lộ hẹp
hơn
ở trị V
DS
thấp
hơn khi V
âm

V
DS

Đặc tuyến
|V
DS
|

= |V
P
|-|V
GS
|
Vùng bảo hòa (vùng dòng
điện hằng số)
Hình 12
Trang 97 Biên soạn: Trương Văn Tám
.
Giáo trình Linh Kiện Điện Tử
P)off(GS
VV =
Vì V
p
chính là hiệu thế phân cực ngược các nối P-N vừa đủ để cho các vùng hiếm
chạm hau. Vì vậy, trong vùng bảo hoà ta có: n
PGSDS
VVV =+
ì nối cổng nguồn được phân cực nghịch, dòng điện I
G
chính là dòng điện rỉ ngược
nên rất nh òng điện chạy vào cực thoát D được xem như bằng dòng điện ra khỏi
cực nguồn S
.

So sánh với BJT, ta thấy:
Thí dụ: một JF
Tính I
khi V
Khi V
GS
=0V ⇒ I
D
=I
DSS
=20mA và I
D
=I
S
=20mA
Ta có:
V10VV
)off(GSP
==
và
V8210VVV

D
≈ I
S
-
+
+
+
-
-
-
V
DS
+
-
+
I
B
nhỏ
Hình 14
Trang 98 Biên soạn: Trương Văn Tám
.
Giáo trình Linh Kiện Điện Tử
Trang 99 Biên soạn: Trương Văn Tám
III. ĐẶC TUYẾ
mon-source) và cực
ới BJT NPN, ta thấy có sự tương đương như sau:
Các cực Cách mắc
N TRUYỀN CỦA JFET.
Cũng giống như BJT, người ta cũng có 3 cách ráp của FET (JFET và MOSFET):
mắc kiểu cực cổng chung (common-gate), cực nguồn chung (com

c
Người ta chứng minh được khi V
DS
có trị số làm nghẽn thông lộ (JFET hoạt động
trong vùng bảo hoà), I
D
và V
GS
thoả mãn hệ thức:
2
)off(GS
GS
DSSD
V
V
1II
⎥
⎥
⎦
⎤
⎢
⎢
⎣
⎡
−=
hay
2
P
GS
DSSD

thị sự y đổ ủa dòng điệ theo điệ ế cổ
vùng bảo hoà b
ở trên. D S
G
Tín hiệu
vào
Tín hiệu
Cổng chung

ra a
S
D
G
Tín hiệu
vào
Tín hiệu
ra
Thoát chung
Hình 15
I
VV
V
GG
V

trở củ
điện trở (tức độ dẫn điện) của thông lộ của chất bán
dẫn.
ộ tăng, vùng hiếm giảm, do đó độ rộng của thông lộ tăng lên, do đó điện
trở củ

2 4 6 8
V
DS
(volt)
V
GS
= -4V
V
GS
= -3V
V
GS
= -2V
V
GS
= -1V
V
GS

GS(off)
cũng tăng theo nhiệt độ. Thực
nghiệm cho thấy
a thông lộ giảm. (I
D
tăng)
Khi nhiệt độ tăng, độ linh động của các hạt tải điện giảm (I
D
giảm)
Do thông lộ tăng rộng theo nhiệt độ nên V
GS(off)
cũng tăng theo nhiệt độ. Thực
nghiệm cho thấy
P)off(GS
Vhay V tăng theo nhiệt độ với hệ số 2,2mV/1
0
C.
Từ công thức:
2
)off(GS
GS
DSSD
V
V
1II
⎥
⎥
⎦
⎤
⎢

V
GS
= -6V
12
9
6
3
Đặc tuyến
truyền
tuyến
õ ra
Đặc
ng
Hình 17
Trang 100 Biên soạn: Trương Văn Tám
.