thay đổi theo nhiệt độ và dòng I
C2
, nhưng ảnh hưởng này sẽ được giảm thiểu
nếu ta chọn
Về thông số của mạch khuếch đại cách tính cũng như mạch trước.
Liên lạc trực tiếp dùng FET:
Ở MOSFET loại tăng (E-MOSFET), do cực cổng cách điện hẳn với cực nguồn và cực thoát
nên rất thuận tiện trong việc ghép trực tiếp. Cách tính phân cực giống như một tầng riêng lẻ.
V
GS1
=V
DS1
= V
GS2

Av
T
= (gmR
D
)
2

Tầng khuếch đại cực nguồn chung và thoát chung cũng thuận tiện trong cách ghép trực tiếp. Ðiện thế V
GS
của Q

i
- v
0
= v
i
+ |Av
T
|v
i
= v
i
( 1+ |Av
T
|)

Ðể khắc phục, người ta chia R
G
ra làm 2 nữa và dùng một tụ nối tắt tín hiệu xuống mass. 6.2 LIÊN KẾT CHỒNG: (cascode connection)
Trong sự liên kết này, một transistor ghép chồng lên một transistor khác. Hình 6.12 mô tả
mạch liên kết chồng với một tầng cực phát chung ghép chồng lên một tầng cực nền chung.
Sự liên kết này phải được thiết kế sao cho tầng cực phát chung có tổng trở ra (tổng trở vào
của tầng cực nền chung) khá lớn và độ lợi điện thế thấp cung cấp cho tầng cực nền chung để bảo đảm
điện dung Miller ở ngỏ vào thấp nhất nên loại liên kết này hoạt động tốt ở tần số cao. Trong mạch trên,
với cách phân tích phân cực như các chương trước ta tìm được:

2
=  thì 
D
= 
2

Transistor Darlington:
Vì dạng liên kết này rất thông dụng và thích hợp cho việc nâng công suất nên ngày nay
người ta thường chế tạo các liên kết này dưới dạng một transistor duy nhất gọi là transistor darlington.
chung nên cũng có tổng trở vào lớn, tổng trở ra nhỏ và độ lợi diện thế xấp xỉ 1.

6.4 LIÊN KẾT CẶP HỒI TIẾP:
Liên kết này cũng gồm có 2 transistor và cũng có dạng gần giống như liên kết Darlington
nhưng gồm có 1 transistor PNP và một transistor NPN.

Cũng giống như liên kết Darlington, cặp hồi tiếp sẽ cho một độ lợi dòng điện rất lớn (bằng
tích độ lợi dòng điện của 2 transistor).
Mạch thực tế có dạng như hình 6.17
- Tính phân cực:

Từ đó suy ra được I
C1
, I
B2
, I
C2