tổ chức Bus Máy tính

1. Giới thiệu
.
a). Thiết bị chủ bus

Hệ thống bus gồm: Bus địa chỉ, Bus dữ liệu và Bus điều khiển.

Nhiều thiết bị nối ghép và trao đổi dữ liệu qua hệ thống bus.

Thiết bị chủ (master) là thiết bị khởi đầu và điều khiển việc trao
đổi thông tin còn thiết bị đáp lại gọi là thiết bị tớ (slave).
ở các máy tính 80x86, CPU là ví dụ về thiết bị chủ, còn bộ nhớ, ổ
đĩa là các thiết bị tớ.

Để trao đổi thông tin: đầu tiên cần chuyển địa chỉ để phân biệt
thiết bị, sau đó gửi tín hiệu ghi hoặc đọc để xác định hành động.

b. Phân loại Bus
•
System Bus (bus hệ thống) - nối kết từ bộ xử lý
đến bộ nhớ chính, bộ đệm cấp 2 (cache level 2) –
bus chính (main bus), bus bộ xử lý (processor bus)
hoặc bus cục bộ (local bus
•
I/O Bus (bus ngoại vi) - nối kết thiết bị ngoại vi
với bộ xử lý thông qua cầu chipset. - bus mở rộng
(expansion bus), bus ngoại vi (external bus) và bus
chủ (host bus).


Các bus đ ợc đồng bộ với một tần số trung tâm - đó là tần số
của hệ thống. ở máy IBM, CPU truy nhập bộ nhớ sử dụng
giao thức đồng bộ vì bộ nhớ không thể sai lệch với các tiêu
chuẩn định thời của bộ tạo giao động đồng hồ trung tâm.
Giao thức không đồng bộ
Đ ợc định thời riêng và có thể không hoạt động theo tần số
đồng hồ trung tâm. Trao đổi dữ liệu giữa máy tính và máy in là
ví dụ về giao thức không đồng bộ.

e). Dải thông của bus (bus bandwidth)

Tốc độ mà bus có thể truyền dữ liệu từ thiết bị chủ
tới thiết bị tớ gọi là dải thông hay độ rộng dải của
bus (bandwidth) hoặc năng suất truyền của bus
(throughput). Đơn vị đo là MB/sec.

Dải thông phụ thuộc vào tần số truyền, độ rộng
bus và giao thức bus. Tần số đồng hồ càng cao thì
dải thông càng lớn

Ví dụ:
Tính dải thông của bus PCI với đ ờng dữ liệu 32 bit cho 2 tr ờng
hợp :
a) Ph ơng pháp chuyển đơn.
b) Ph ơng pháp chuyển từng khối.
Giải:
PCI làm việc ở tần số 33 MHz.
a) Ph ơng pháp chuyển đơn, mỗi lần chuyển 32 bit cần 2 nhịp đồng
hồ. Nh vậy độ rộng dải:
4byte/2T=4byte*f/2=2*33MHz=66MB/S

SA5
SA4
SA3
SA2
SA1
SA0
B1
B10
B20
B31
A1
A10
A20

A31
-GND
RESET DRV
+ 5V DC
IR09
-5V DC
DRQ2
-12V DC
OWS
+12V DC
GND
-SMEMW
-SMEMR
-IOW
-IOR
-DACK3

SD12
SD13
SD14
SD15
D1
D10
D18
C1
C10
C1`8
MEM CS16
-I/O CS16
IRQ10
IRQ11
IRQ12
IRQ15
IRQ14
-DACK0
DRQ0
-DACK5
DRQ5
-DACK6
DRQ6
-DACK7
DRQ7
=5V DC
MASTER
GND
H×nh 1. Bus ISA
2. Mét sè chuÈn bus

Các chân chủ yếu của khe cắm ISA

A0-A19 (SA0-SA19): các chân địa chỉ của hệ thống

AEN (Address Enable): ANE = 1 thì DMA điều khiển bus. ANE =
0 thì CPU điều khiển bus.

ALE (Address Latch Enable): cho phép chốt địa chỉ.

CLK (Clock): đồng hồ là tần số để đồng bộ thao tác ghi, đọc bộ
nhớ và IO.

DO-D7 là bus dữ liệu 8 bit 2 chiều

DRQ1, DRQ2, DRQ3, DACK1, DACK2, DACK3: Là các tín hiệu
yêu cầu và báo nhận DMA.

IOCHCHK (I/O Channel Check).

IOR, IOW ( IO Read, IO write)

IRQ3-IRQ7, IRQ9 (Interrupt Request)

OSC (Oscillator): Chân tạo tín hiệu dao động.

REFRESH:

SMEMR, SMEMW (Memory Read, Memory Write)

Một số hạn chế của bus ISA

- Nhờ sử dụng ASIC và công nghệ dán mặt nên kích th ớc của card
MCA nhỏ, giảm thiểu đ ợc bề mặt tiếp xúc, làm giảm hiệu ứng điện
cảm và cho phép bus làm việc vớí tần số cao hơn nhiều.
c). Bus MCA


EISA - Bus ISA cải tiến là sản phẩm của các nhà sản xuất
máy tính t ơng thích nhằm đáp lại kiến trúc vi kênh MCA của
IBM.

Bus EISA khắc phục nhiều hạn chế của ISA. Có các đ ờng
địa chỉ A24-A31 và các đ ờng dữ liệu D16-D31 để phối hợp
với 386/486/ Pentium.

Vẫn còn nh ợc điểm quan trọng là tần số làm việc của
EISA chỉ dừng ở 8 MHz giống nh bus XT và ISA. Sở dĩ nh
vậy là do yêu cầu về t ơng thích với bus AT. Trên thực tế bus
EISA là bản nâng cấp của bus ISA.
d). Bus EISA (extended ISA)

Ví dụ:
Tính và so sánh dải thông lớn nhất cho 2 tr ờng hợp khe cắm
mở rộng:
a) ISA; b) EISA
Giả sử EISA ở chế độ chuyền dữ liệu đơn.
Giải:
Độ rộng dải lớn nhất của bus ISA và EISA là 2 nhịp đồng hồ ở
mỗi chu trình nhớ. Do tần số ISE và EISA là 8 Mhz,vậy:
a) Độ rộng dải ISA=Số byte/thời gian=2byte/2T=byte*f=8MB/s
b) Độ rộng dải EISA=Số byte/thời gian=4byte/2T=2byte*f=16MB/s

khung (pixels)
Màu (bits/s) Tốc độ khung
(khung/s)
Độ rộng dải
(bytes/s)
160x120 8 15 288K
320x240 24 15 3,5M
640x480 24 30 26,3M
1024x768 24 30 67,5M
Bảng 19.3. Yêu cầu dải thông của đồ hoạ và video thời gian thực

e). VESA local bus
Các đặc điểm chính:
1. Bus VL phiên bản 1.0 là bus 32 bit. Phiên bản 2.0 có
bus 64 bit.
2. Bus VL có thể làm việc với tần số 33 MHz và tối đa
có 3 khe cắm mở rộng. Các khe cắm có thể đạt 40
MHz nếu số khe cắm giảm xuống còn 2 và 50 MHz
nếu số khe cắm là 1.
3. Không có chuẩn cấu hình tự động. Khác với chuẩn
EISA và MCA, cấu hình tự động không phải là một
phần của bus VL.

f). Các đặc tính của bus cục bộ PCI
1. Tốc độ 33 MHz, 66MHz.
2. Dữ liệu 32 và 64 bit.
3. Hỗ trợ chế độ truyền dữ liệu dạng khối 2-1-1-1 đ
ợc các CPU nh 486 và Pentium áp dụng.
4. Hỗ trợ việc làm chủ bus, cho phép thực hiện đa
xử lý mà với bất kỳ bộ vi xử lý nào cũng đều có

khiÓn SCSI
Bé ®iÒu khiÓn bus
më réng
(ISA/EISA/MCA)
FAX
MODEM
§å ho¹
tèc ®é cao
Multimedia
Fastlan

Các chân bắt buộc
AD[31-00]
CBE[3-0]
PAR
FRAME#
TRDY#
IRDY#
STOP#
DEVSEL#
IDSEL
PERR#
SERR#
REQ#
GNT#
CLK
RST#
Hình 19.10. Bố trí chân PCI
Thiết bị
PCI

Điều khiển
giao diện
Ngắt
Cache hỗ trợ
JTAG

B¶ng 19.4. So s¸nh d¶i th«ng cña c¸c bus ISA, EISA,
MCA, VL, vµ bus côc bé PCI
&
ISA EISA MCA VL
Bus
PCI PCI
§ êng d÷ liÖu (bit) 16 32 32 32 32 64
Tèc ®é bus (MHz) 8 8,3 10 33 33 33
§é réng d¶i
(Mb/s)
8 16 20 66 66 133

Accelerated Graphic Port (AGP)
•
AGP hiện có ba phiên bản: 1.0 (tương ứng AGP 1X, 2X),
2.0 (AGP 1X, 2X, 4X) và 3.0 (AGP 4X, 8X).
•
AGP 3.0 :
o Truy xuất trực tiếp đến bộ nhớ hệ thống
o Sử dụng tín hiệu mới có điện áp thấp và ít bước chuyển
đổi.
o Sử dụng cơ chế địa chỉ cạnh (Side band addressing) để
nâng hiệu quả bus dữ liệu.
o Phân chia mức năng lượng để tối ưu chất lượng tín hiệu.