Đề tài:Thiết kế logic khối đồng bộ và tách kênh PCM 30/32 Nhóm 4 - ĐT03 – K45

PHẦN 4:PHẦN THIẾT KẾ:
4.1:GIỚI THIỆU:

Chúng ta sẽ thiết kế bộ tách kênh cho hệ thống kênh PCM 30/32 có đặc điểm
sau:
-Hệ thống bao gồm 28 kênh thông tin và 2 kênh số liệu
-Các kênh số liệu là kênh ở khe thời gian Ts
1
và Ts
30
-Các tín hiệu báo hiệu được ghép theo phương thức phân kênh kết hợp
CAS.
Để thống nhất trong quá trình trình bầy chúng ta qui ước như sau:

TÍN HIỆU
BÊN PHÁT BÊN THU
CLK 2.048 Mb/s 2MCLK
t
2MCLK
r
2.048Mb/s 2MT 2MR
x
bộ đếm bit trong 1 khe P0,P1,P2 Q0,Q1,Q2
Các bit trong khe p0 p7 q0 q7
bộ đếm khe R0,R1,R2,R3,R4 TS0,TS1,TS2,TS3,TS4
Các khe trong khung rs
0
rs
31

-Nếu từ mã đồng bộ đa khung đúng mạch nhận dạng đồng bộ đa khung sẽ có
tín hiệu được tạo ra và đưa đến mạch tạo xung PE để kích cho bộ định thời
thu làm việc đúng như ở bên phát.

17
Đề tài:Thiết kế logic khối đồng bộ và tách kênh PCM 30/32 Nhóm 4 - ĐT03 – K45

-Khi đã nhận dạng đúng mã đồng bộ đa khung (MK –SYN) thì các mạch nhận
dạng đồng bộ đa khung chẵn (PE-SYN) và đồng bộ khung lẻ (IPE-SYN)
mới hoạt động để nhận dạng mã đồng bộ đa khung và chỉ thị.
-Nếu đúng mã đồng bộ khung chẵn và khung lẻ thì một mạch tổ hợp tín hiệu
MK-SYN,PE-SYN,IPE-SYN và bit A được tách từ mã đồng bộ khung lẻ sẽ
cho phép mở cổng nhận xung đông hồ 2048KHz (từ bộ định thời thu) và
thông tin,báo hiệu.
-Sau đó thông tin được đưa đến mạch tách số liệu và tách tín hiệu thoại để
tách ra từng kênh riêng biệt. Các tín hiệu báo hiệu được đưa đến mạch tách
báo hiệu cho từng kênh thông tin

*Sơ đồ hệ thống tách kênh PCM 30/32:
Chuyển nối tiếp
– song song
Nhận dạng
MK-SYN
Tạo xung PE
Cổng
Kiểm tra mã
đồng bộ đa
khung
Kiểm tra
PE-SYN

-Chức năng biến đổi từ nối tiếp sang song song được thực hiện bởi 1 bộ ghi
dịch 8 bit 74LS164.
-Giả sử có một mã thông tin :b
0
,b
1
,b
2
,b
3
,b
4
,b
5
,b
6
,b
7
đưa vào chân B của
74LS164.Xung đồng hồ 2,048 MHz được đưa vào chân CK.Vì tốc độ dòng
thông tin là 2,048Mbit/s nên cứ có một sườn dương của xung là lại có một
bit được dịch ra đầu ra.Như vậy sau 8 xung CLK2M thì 8 bit dữ liệu nối
tiếp được chuyển sang song song ở 8 đầu ra của 74LS164.
*Sơ đồ:

b
6
b
5
b

Q
2
Q
1
Q
0
2MRx
b
0
b
7

*4.4.2:Tách đồng bộ đa khung :
-Khi tín hiệu số được biến đổi từ nối tiếp sang song song thì nó được đưa qua
một số mạch logic tổ hợp để nhận dạng mã đồng bộ.
-Mã đồng bộ đa khung là :

b1
b0 b2 b3 b4 b5 b6 b7

-Nên bộ nhận dạng mã đồng bộ đa khung có hàm logic:
0
0 0 0 1 0 1 1

76543210
. bbbbbbbbX =
-Vậy mạch nhận dạng mã đồng bộ đa khung là mạch NAND 8 đầu vào ta
dùng 74LS30 .Khi mã đồng bộ đa khung đã được nhận dạng đúng lần thứ 1
có 1 tín hiệu được tạo ra gọi là xung PE để đưa đến kích cho bộ định thời
thu.Khi bộ định thời thu hoạt động sẽ kéo theo 1 số mạch kiểm tra hoạt

Q1
Q1
_
_
Q2
Q2
_
_
74LS74 (1)
M
KSYN
b4
q7
A
ND2
A
ND1
7
4LS90
M
S1
M
S2
M
R1
M
R2
A
B
Q

7
4LS90 (2)
ts16

+V
b0
74LS04
b1
b3
b5
b2
CLK2M
+
V
V
1
S
D
CK
R
Q
_
Q
74LS74 (2)
K
ichPE

* Nguyên lý hoạt động của mạch:
-Khi nhận đúng mã đồng bộ đa khung đầu ra của 74LS30 ở mức 0 làm ngõ ra
Q của 74LS74(2) lên mức 1 kích cho mạch tạo xung PE để đưa đến bộ

đếm đến 3 thì đầu ra NAND 2 ở mức 0 làm cho đầu ra Q2 của 74LS74(1)
lên mức 1,trạng thái đồng bộ sai thiết lập .Đèn LED báo sai đồng bộ đa
khung sáng lên,tín hiệu báo sai được đưa đến để cấm mạch tách đồng bộ
khung chẵn và khung lẻ hoạt động ,đồng thời xoá đầu ra Q của 74LS74 (2)

20
Đề tài:Thiết kế logic khối đồng bộ và tách kênh PCM 30/32 Nhóm 4 - ĐT03 – K45

về 0 không cho phép định thời thu làm việc và chờ tìm đồng bộ đa
khung.Khi đồng bộ đa khung đúng thì 74LS74 (2) này sẽ thiết lập xung PE
khác cho bộ định thời thu hoạt động .

*mạch tạo xung PE để kích cho bộ định thời thu:

*4.4.3:Tách đồng bộ khung chẵn :
-Sơ đồ khối chung cho phân tách đồng bộ khung chẵn và khung lẻ:
Có
Không
Có
Không
Trạng thái kiểm
tra đồng bộ
Nhận dạng đồng
bộ khung
Chỉ thị cấm tách
thông tin
Tổ hợp

=1,ts
0
=1,F0=0, tại những khoảng thời gian khác mạch giữ nguyên trạng
thái cũ.
Sơ đồ mạch tách đồng bộ khung chẵn :

b
6
b
7
CLK2M
F0
b5
b2
b1
74LS04
+
V
b
4
5
V
ts0
S
D
C
K
R
Q
_

– b
7
(không kể bit b
0
vì bit này là tuỳ định,được ta đặt bằng
1)
Vào 7 đầu của 74LS30 , còn đầu vào thứ 8 dành cho tín hiệu báo đúng sai
của mã đồng bộ da khung MK-SYN.

* Hoạt động của mạch:
-Tại thời gian q
7
=1,ts
0
=1,f
0
=0,nếu mã đồng bộ đa khung đúng và mã đồng bộ
khung chẵn cũng đúng thì đầu ra của 74LS30 ở mức 0,do đó mạch NOT sẽ
đặt mức 1 tại chân D của 74LS74,cùng lúc đầu ra của 74LS20 sẽ đặt vào
chân CK của 74LS74 này một xung dương làm,đầu ra Q nhảy lên mức 1.
-Tín hiệu báo đồng bộ khung chẵn đúng được dẫn đến một vi mạch để điều
khiển mở cổng nhận thông tin.
-Nếu tại thời điểm này mà đồng bộ khung chẵn sai hoặc mã đồng bộ đa khung
sai thì ngõ ra Q của 74LS74 ở mức thấp, tín hiệu đồng bộ khung sai được
dẫn đến vi mạch để điều khiển cấm nhận thông tin.

*4.4.4: Tách đồng bộ khung lẻ và bit A : 22

5
V
b5
b
2
7
4LS00
N
OT(2)
C
LK2M
b6
N
OT(1)
b3

IPE SYN
7
4LS74
C
K1
D
1
S
1
R
1
C
K2
D

4LS30

- Hoạt động của mạch đồng bộ khung lẻ hoàn toàn tương tự như hoạt động
của mạch tách đồng bộ khung chẵn .

*Tách bit A :

-Đầu ra b2 của bộ ghi dịch 74LS164(thực hiện biến đổi từ nối tiếp sang song
song ) mang bit A đưa đến vi mạch 74LS74 được ghi nhận chỉ thị tại thời
gian q
7
=1,ts
0
=1,F0=1, bit A được đưa đến chân D2 của 74LS74 ,lúc này
chân CK2 của 74LS74 được kích một xung dương nên bit A được đưa ra
ngõ ra Q2 .
Nếu bên phát đồng bộ thì A=1,do đó Q2=1.

Mạch điều khiển nhận thông tin: 23
Đề tài:Thiết kế logic khối đồng bộ và tách kênh PCM 30/32 Nhóm 4 - ĐT03 – K45

IPE SYN
2
MCLK
r

2MCLK

-Các bit báo hiệu cho 30 kênh thông tin ở vị trí q
0
và q
4
của khe ts
16
của các
khung từ f
1
đến f
15
. Khung Khe 16

q
0
q
1
q
2
q
3
q
4
q
5
q
6

Báo hi
ệuk
ênh 1
Báo hi
ệuk
ênh 16
B
áo
hi
ệu

k
ê
nh 2 B
áo
hi
ệu

k
ê
nh 1
7

Báo hi
ệuk
ênh 14
Báo hi
ệuk
ênh 29
Bá

1
cùng ở trạng thái thấp thì vi mạch mới hoạt động được .Do
đó tín hiệu điều khiển mạch tách báo hiệu hoạt động đưa vào chân này. 24
Đề tài:Thiết kế logic khối đồng bộ và tách kênh PCM 30/32 Nhóm 4 - ĐT03 – K45

-Các chân A,B,C,D là các đầu vào địa chỉ, ứng với mỗi tổ hợp trong 16 tổ hợp
của 4 đầu vào địa chỉ thì chỉ có 1 trong 16 đầu ra Q
0
-Q
15
được chọn.Thời
gian 1 trong các đầu ra được chọn chính là thời gian tách bit báo hiệu ra.

-74LS154(1) tách bit a báo hiệu cho các kênh 1 đến kênh 15 tại thời gian
q
0
,ts
16
,nên hàm logic cho 74LS154(1) hoạt động là q
0
,ts
16
,CLK2MRx1.

-74LS154(2) tách bit a báo hiệu cho các kênh 16 đến kênh 30 tại thời gian
q
4
74LS154(1)
E1
E0
D
C
B
A
1
5
1
4
1
3
1
2
1
1
1
0
9
8
7
6
5
4
3
2
1

3
2
1
0
F0

ts16
S
D
C
K
R
Q
_
Q
báo hiệu kênh 1
F2

7
4LS74(1)
S
D
C
K
R
Q
_
Q
Báo hiệu kênh 30
F2

+
V
2MCLK
5
V
+
V
CLK2MRx1
5
V
*Hoạt động của mạch :

-Tại thời gian q
0
=1,ts
16
=1 của khung đầu tiên f
0
tức là F
0
,F
1
,F
2
,F
3
=0 chân Q
0

của 74LS154(1) được chọn (xuống mức thấp ) nhưng vì tại ts

=1,ts
16
=1 thì
chân Q
1
của 74LS154(1) xuống mức thấp ,khi lên lại mức cao sẽ kích cho
74LS74(1) làm cho bit a báo hiệu của kênh thông tin thứ nhất (a
1
) được
tách ra từ dòng số 2MRx,báo hiệu thuê bao sử dụng kênh này có nhấc máy
hay không. Nếu a
1
=1 thì Q=1 LED sáng báo hiệu thuê bao nhấc máy.
-Cũng tại khung này ,khi q
4
=1,ts
16
=1,chân Q
1
của 74LS154(2) được chọn để
tách bit báo hiệu a
16
.
-Cứ tiếp tục như vậy ,lần lượt các đầu ra của hai vi mạch 74LS154 được chọn
để kích cho các 74LS154 tách bit báo hiệu cho các kênh thông tin tiếp theo.

*4.4.6:Tách số liệu :

-Trước khi truyền đi tín hiệu ở các kênh thông tin đã được thực hiện đảo
bit,Do vậy, bên thu muốn nhận được tín hiệu thông tin nguyên thuỷ thì phải

30
:

26
Đề tài:Thiết kế logic khối đồng bộ và tách kênh PCM 30/32 Nhóm 4 - ĐT03 – K45

+V 5V
7
4LS125

74LS164(30)
A
B
CK
MR
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
C

C
H1
C
LK 64 KHz
ts1
7
4LS04
2MRx(so lieu)
Q0
7
4LS86

*Hoạt động của mạch:

-Khi ts
1
=1(tức là đúng khe để tách số liệu ra ) thì NAND 1 tắt ,NAND2 và
NAND3 mở cho CLK 2,048 MHz đưa vào chân CK của 74LS164(1) .Lúc
này chân A ở mức cao nên cho phép số liệu 2,048Mbit/s vào chân B.Từng
bit số liệu được dịch vào 74LS164(1) theo xung nhịp 2,048 MHz .Trong
thời gian ts
1
=1 sẽ có 8bit số liệu 2,048 Mbit/s được đưa ra các đầu ra của
74LS164(1).
-Khi ts
1
=0 ,NAND2 tắt ,NAND1 và NAND3 mở cho xung CLK 64KHz vào
chân CK của 74LS164(1). Lúc này chân A ở mức thấp nên số liệu
2,048Mbit/s không được nhập qua chân B nữa ,đồng thời cho phép mở
cổng 3 trạng thái để số liệu đi ra .Số liệu được lấy ra ở chân Q

Đề tài:Thiết kế logic khối đồng bộ và tách kênh PCM 30/32 Nhóm 4 - ĐT03 – K45
28