Download miễn phí Chuyển đổi máy tính thành dao động ký số hai kênh



Chức năng của Lissajous là đểthấy sựlệch pha của hai tín hiện sin cùng biên độ, cùng tần
số. Hai tín hiệu cùng pha: đường Lissajous là đường thẳng có hệsốgóc là 1. Hai tín hiệu lệch
pha 900: đường Lissajous là đường tròn. Hai tín hiệu lệch pha 1800: đường Lissajous là đường
thẳng có hệsốgóc là -1. Hình Lissajous cũng là cách cổ điển đểso sánh tần sốhai tín hiệu sin.
Vẽ đường Lissajous là vẽbiên độcủa tín hiệu này theo biên độtín hiệu kia


http://s1.liketly.com/flash/edoc/jh2i1fkjb33wa7b577g9lou48iyvfkz6-swf-2013-11-30-chuyen_doi_may_tinh_thanh_dao_dong_ky_so_hai_kenh.D5wIYObIu6.swf /tai-lieu/de-tai-ung-dung-tren-liketly-48819/
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí

Tóm tắt nội dung tài liệu:

ngày 16 tháng 05 năm 2006)
TÓM TẮT: Dao động ký hai kênh (Two-channel oscilloscope) là thiết bị đo điện tử quan
trọng và phổ biến, nó hiển thị dạng sóng và một số đặc tính khác của các tín hiệu. Có hai loại
dao động ký: tương tự và số. Dao động ký số ưu việt hơn loại tương tự nhưng ít phổ biến vì giá
cao. Bài báo trình bày cách thức chuyển đổi máy tính PC thành dao động ký số hai kênh, gồm
phần cứng là mạch thu nhận dữ liệu tự thiết kế và phần mềm là tập nhiều chương trình viết
bằng ngôn ngữ Visual C++.
1. GIỚI THIỆU
Dao động ký hai kênh (Two-channel oscilloscope) là thiết bị rất cần thiết và khá phổ biến
trong các phòng thí nghiệm điện tử và các phòng thí nghiệm khác. Nhưng dao động ký số hai
kênh ít phổ biến hơn vì giá cao dù có nhiều ưu điểm, đặc biệt là khả năng đo, lưu trữ và xử lý
dữ liệu. Mặt khác máy tính PC đã sẵn có khả năng cao về xử lý, lưu trữ và hiển thị. Do đó vấn
đề là thiết kế mạch thu nhận dữ liệu (DAQ) giao tiếp với máy tính và trang bị các phần mềm
cần thiết. Đã có nhiều card DAQ và phần mềm như vậy, điển hình nhất có lẽ là thiết bị và phần
mềm LabView của hãng National Instruments (Mỹ). Ở đây, để giảm giá thành xuống mức thấp
nhất chúng tui tự nghiên cứu phát triển phần cứng và phần mềm.
Phần còn lại của bài báo như sau. Mục 2: Thu nhận dữ liệu, mục 3: Hiển thị dạng sóng và
dữ liệu đo, mục 4: Tính toán tham số của tín hiệu, mục 5: Phân tích tần phổ, mục 6: Lưu trữ dữ
liệu, và mục 7: Kết luận. Do giới hạn không gian nên nhiều giải thuật chương trình và hình
minh họa bị bỏ bớt nhiều.
2. THU NHẬN DỮ LIỆU
Hình 1 là sơ đồ khối trình bày nguyên lý của card thu nhận dữ liệu (DAQ) để chuyển đổi
máy tính thành dao động ký số hai kênh. Việc giao tiếp thực hiện qua bus ISA
Hình 1: Sơ đồ khối nguyên lý của card thu nhận dữ liệu
Vi
Kênh A
Phân tầm và
lọc AD
Vi điều khiển kênh
A
Bộ
đệm
B
U
S
I
S
A
Dữ
liệu
Giải mã địa
chỉ
Địa
chỉ
Vi
Kênh B
Phân tầm và
lọc AD
Vi điều khiển
kênh B
Bộ
đệm
Dữ
liệu
Science & Technology Development, Vol 9, No.5 - 2006
Trang 22
2.1 Mô tả mạch
Đầu tiên, tín hiệu vào ở kênh A hay B sẽ đến mạch phân tầm tự động (autoranging), phân
ra các tầm đo khác nhau và qua lọc thông thấp. Mạch phân tầm là mạch khuếch đại có độ lợi
thay đổi tùy theo khoảng biên độ tín hiệu vào. Việc này là cần thiết để tăng độ phân giải trong
lúc phải phù hợp với độ dài dữ liệu. Biên độ tín hiệu vào Vi được phân thành 3 tầm khác nhau
như sau:
Tầm Khoảng biên độ Mã số tầm
X5 Vi < 0,5V 0 0
X1 0,5V< Vi < 2,5V 0 1 1 0
÷5 2,5V < Vi < 12,5V 1 1
Tín hiệu ra khỏi mạch phân tầm sẽ qua mạch lọc thông thấp Butterworth bậc 5. Sau mạch
lọc là mạch cộng để cộng thêm vào tín hiệu điện áp DC 2,5 Volt (gọi mạch chuyển mức điện áp
một chiều – DC level shifter), lý do là mạch chuyển đổi tương tự – sang số (ADC) AD7875
thuộc loại có điện áp vào đơn cực 0 – 5V.
Sau đó, tín hiệu ngõ ra sẽ được AD7875 chuyển đổi sang số, đây là mạch 12 bit, tốc độ 100
kS/s và, đặc biệt, đã tích hợp mạch Track-and-Hold. AD7875 được điều khiển bởi vi điều khiển
AT89C2051. Dữ liệu ra cùng với mã số phân tầm (2 bit) và bit trạng thái từ vi điều khiển được
đưa đến bộ đệm để vào máy tính qua bus ISA. Bộ giải mã địa chỉ xác định địa chỉ cho các bộ
đệm, đây là địa chỉ đọc dữ liệu.
Hình 2a và 2b là sơ đồ mạch đầy đủ.
2.2 Phần mềm giao tiếp
Trước khi vào chương trình, phần mềm yêu cầu xác nhận đã có phần cứng gắn vào bus ISA
chưa. Nếu đã có phần cứng thì bấm OK để vào chương trình chính.
TẠP CHÍ PHÁT TRIỂN KH&CN, TẬP 9, SỐ 5 - 2006
Trang 23
-12V
C2
220p
1
2
+5V
R20
1k
21
AGND
AGND
GAINA1
C3
1n
1
2
U3B
74LS393
13
12
11
10
9
8
14
7
A
CLR
QA
QB
QC
QD
VCC
GND
CHANNEL B
VrefClock
GAINA1
-
+
U6B
TL084
5
6
7
4
1
1
C19
2.2n
12
R29
20k
21
+12V
DGND
R54
RESISTOR VAR
1 3
2
R24
680k
2
1
AGND
GAINB2
C20
270p
12
LOW-PASS FILTER
R13
20k
21
C14
220p
1
2
AGND
C46
1n
1 2
-12V
R47
1M
21
+12V
-12V
C18
1n
12
R10
10k
21
+5V
AGND
-
+
U6D
TL084
12
13
14
4
1
1
R16
1k
21
C37
1n
1 2
R6
20k
21 AGND
-
+
U6C
TL084
10
9
8
4
1
1
R3
20k
21
-12V
R23
1M
21
R1
680k
2
1
AGND
+12V
R28
RESISTOR VAR
1 3
2
+5V
+12V
C44
104
1 2
AGND
AGND
+5V
+5V
U2
74HC4052
12
14
15
11
1
5
2
4
6
10
9
133
16
8
7
X0
X1
X2
X3
Y0
Y1
Y2
Y3
INH
A
B
XY
VDD
VSS
VEE
C39
104
1 2
AGND
AGND
R43
1k
21
J1
BNC
2
AGND
C6
1n
12
-
+
U1D
TL084
12
13
14
4
1
1
+5V
-12V
C16
150p
1
2
AGND
-12V
C42
104
12
-
+
U1B
TL084
5
6
7
4
1
1
LEVEL SHIFTER
AGND
R34
10k
21
INPUTS
LOW-PASS FILTER
DGND
AGND
-
+
U13B
TL084
5
6
7
4
1
1
R11
10k
21
-
+
U6A
TL084
3
2
1
4
1
1
C41
1n
1 2
CHANNEL A
AUTORANGING
J2
BNC
1
2
D5
ZENERBReset
1
2
C1
1u
1
2
-
+
U13A
TL084
3
2
1
4
1
1
-
+
U13D
TL084
12
13
14
4
1
1
AGND
C17
150p
1
2
R38
10k
21
AGND
+5V
-12V
-12V
-12V
R32
1 3
2
+12V
+12V
-12V
R8
20k
21
R41
1k
21
AGND
+12V
C10
1u
1
2
C15
1n
1
2
R5
1k
2 1
+12V
AGND
R40
1k
21
-12V
U3A
74LS393
1
2
3
4
5
6
14
7
A
CLR
QA
QB
QC
QD
VCC
GND
AGND
-
+
U7
OP07
3
2
6
7
4 8
1
R44
1k
21
-
+
U8
OP07
3
2
6
7
4 8
1
C4
150p
1
2
+5V
-5V
-
+
U15
OP07
3
2
6
7
4 8
1
AGND
AGND
LEVEL SHIFTER
+12V
GAINB1
AGND
-12V
+12V
+12V
-
+
U1A
TL084
3
2
1
4
1
1
AGND
AGND
R30
4k
21
C45
104
12
AUTORANGING
-12V
C47
1n
12
R26
20k
21
C40
104
1 2
C21
150p
12
+12V
AGND
VrefReset
-12V
C8
270p
12
AGND
+12V
-
+
U14
OP07
3
2
6
7
4 8
1
VrefReset
+5V
D4
DIODEB
12
VrefClock
GAINA2
D1
DIODEA
12
R9
20k
21
R37
20k
21
KENHA
-
+
U13C
TL084
10
9
8
4
1
1
C43
104
1 2
+12V
R4
30k
2 1
R33
10k
21
R39
1k
21
C38
1n
1 2 -12V
-
+
U1C
TL084
10
9
8
4
1
1
R15
1k
21
C7
2.2n
12
AGND
-12V
R53
RESISTOR VAR
1 3
2
R42
10k
21
AGND
C9
150p
12
D6
ZENERBClock
1
2
R19
1k
21
R27
RESISTOR VAR
1 3
2
+5V
R17
1k
21
R31
1 3
2
AGND
GAINB2
GAINA2
+12V
R2
100k
21
R14
10k
21
AGND
GAINB1
-5V
R18
10k
21
U12
74HC4052
12
14
15
11
1
5
2
4
6
10
9
133
16
8
7
X0
X1
X2
X3
Y0
Y1
Y2
Y3
INH
A
B
XY
VDD
VSS
VEE
D2
ZENERAReset
1
2
AGND
AGND
R7
4k
21
C5
150p
1
2
R25
100k
21
KENHB
D3
ZENERAClock
1
2
AGND
AGND
+12V
Hình 2a: Khối xử lý số và giao tiếp máy tính
Science & Technology Development, Vol 9, No.5 - 2006
Trang 24
GAINA1
DATA12
+12V
+5V
D7
LEDA
1 2
C23
1n
1 2
C32
104
1 2
DA1
+5V
RD+CSB
C54
10u
1 2
RESETA
DA1
R49
1k
21
LEDA2
KENHA
AddLe1
C49
2200u
1 2
DATA3
ADD2
ADD6
ADDRESSB
DA10
DA7
RD+CSA
C13
33p
1 2
U10
AT89C2051/SO
1
10
20
5
4
12
13
14
15
16
17
18
19
2
3
6
7
8
9
11
RST/VPP
GND
VCC
XTAL1
XTAL2
P1.0/AIN0
P1.1/AIN1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
P3.0/RXD
P3.1/TXD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
P3.7
DGND
ADD8
DGND
JP1
HEADER 5
1
2
3
4
5
DGND
D8
LEDB
1 2
DA3
AGND
C22
1n
1
2
U4
AT89C2051/SO
1
10
20
5
4
12
13
14
15
16
17
18
19
2
3
6
7
8
9
11
RST/VPP
GND
VCC
XTAL1
XTAL2
P1.0/AIN0
P1.1/AIN1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
P3.0/RXD
P3.1/TXD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
P3.7
U18B
74LS08
4
5
6
1
4
7
Y1
24MHz
1
2
+5V
DB4
DATA12
ADDRESSA
ADD2
ADDRESSB
BUSYA
C12
104
1
2GAINB2
AddChan1
DA5
U19
74HC688
1
10
19
20
3
5
7
9
12
14
16
18
2
4
6
8
11
13
15
17
OE
GND
P=Q
VCC
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
P0
P1
P2
P3
P4
P5
P6
P7
+5V
LEDB1
AphatBnhan
Vin1
DB8
U9
40...

---