1
NỘI DUNG
1. Giới thiệu
2.
2.
2.
Sơ đ
Sơ đ
Sơ đ
ồ
ồ
ồ
kh
kh
kh
ố
ố
ố
i v
i v
i v
à
à
à
chân
chân
chân
3. Tổ chức bộ nhớ
4. Các thanh ghi chức năng đặc biệt
5. Dao động và hoạt động reset
6. Tập lệnh

TxD RxD
P0 P1 P2 P3
Address/Data
Counter
Inputs
4
Đặc điểm 8051 8052 8031
ROM (không gian chương trình) 4K 8K 0K
RAM (bytes) 128 256 128
Timers 2 3 2
I/O chân 32 32 32
Serial port 1 1 1
Interrupt sources 6 8 6
So sánh các thành viên họ 8051
5
6
DIP
1
2
3
4
5
6
7
8
9
10
11
12
13

P1.3
P1.4
P1.5
P1.6
P1.7
RST
(RXD)P3.0
(TXD)P3.1
(T0)P3.4
(T1)P3.5
XTAL2
XTAL1
GND
(INT0)P3.2
(INT1)P3.3
(RD)P3.7
(WR)P3.6
Vcc
P0.0(AD0)
P0.1(AD1)
P0.2(AD2)
P0.3(AD3)
P0.4(AD4)
P0.5(AD5)
P0.6(AD6)
P0.7(AD7)
EA/VPP
ALE/PROG
PSEN
P2.7(A15)

9
Các chân 8051 (phần 3)
¾ /EA (chân 31): External Access
9Không có ROM nội trên 8031 & 8032
9/EA nối mass chỉ định rằng code lưu trên bộ nhớ ngoài
9/PSEN & ALE dùng cho ROM ngoài
9Với 8051, /EA nối Vcc
9“/”: chỉ định tác động mức thấp
¾ /PSEN (chân 29): Program Store Enable
9Output, cho phép truy xuất bộ nhớ chương trình ngoài
9Nối tới chân /OE của ROM/EPROM
9Khi thực thi chương trình ở ROM nội, /PSEN được giữở
mức 1
10
Các chân 8051 (phần 4)
¾ ALE (pin 30)：Address Latch Enable
¾Là chân output cho phép chốt địa chỉ để giải đa hợp (de-
multiplexing) bus dữ liệu và bus địa chỉ
¾ALE xuất tín hiệu để chốt địa chỉ (byte thấp địa chỉ 16-bit)
vào 1 thanh ghi ngoài trong suốt nửa đầu của chu kỳ bộ nhớ
(memory cycle). Trong nửa chu kỳ bộ nhớ còn lại, P0 sẽ
xuất/nhập dữ liệu
¾ALE có f=1/6f
clock
¾Có 1 ngoại lệ: trong thời gian thực thi lệnh MOVX, một
xung ALE bị bỏ qua
¾ Cổng I/O: P0, P1, P2, & P3. Mỗi cổng: 8 chân.
11
Các cổng I/O
¾ 4 cổng I/O

u thành 1 byte
Mỗicổng có thể được dùng như input hay output