ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA ĐIỆN
ĐỒ ÁN
MÔN: VI XỬ LÝ VÀ ĐO LƯỜNG ĐIỆN
ĐỀ TÀI: Ứng dụng họ vi điều khiển 8051 ghép nối với LED 7 thanh để hiển thị số
đo tần số lưới điện công nghiệp với khoảng đo (45 – 55) Hz.
Giáo viên hướng dẫn: Nguyễn Thu Hà
GVHD:NGUYỄN THU HÀ Page 1
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
ĐỀ BÀI: Ứng dụng họ vi điều khiển 8051 ghép nối 04 LED 7 thanh để hiển thị
số đo và cảnh báo tần số lưới điện công nghiệp, khoảng đo [45-55]Hz. Hệ thống
gồm có :
+ 01 Vi điều khiển 89C51RD2.
+ Ghép nối 04 LED bảy thanh.
+ Ghép nối mạch chuẩn hóa đo tần số.
+ Ghép nối 2 đèn LED cảnh báo ngưỡng thấp , ngưỡng cao.
+ Hai nút ấn RUN, STOP.
Hoạt động: Khi ấn RUN ,hệ thống thực hiện đo tần số; còn khi ấn, STOP hệ
thống lưu lại giá trị đo cuối cùng.
GVHD:NGUYỄN THU HÀ Page 2
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
MỤC LỤC
Contents
LỜI NÓI ĐẦU
Ngày nay, với những ứng dụng của khoa học kỹ thuật tiên tiến, thế giới
của chúng ta đã và đang ngày một thay đổi, văn minh và hiện đại hơn. Sự phát
triển của kỹ thuật điện tử đã tạo ra hàng loạt những thiết bị với các đặc điểm nổi
bật như sự chính xác cao, tốc độ nhanh, gọn nhẹ là những yếu tố rất cần thiết
góp phần cho hoạt động của con người đạt hiệu quả cao.
Các bộ điều khiển sử dụng vi điều khiển tuy đơn giản nhưng để vận hành

- Tần số hoat động từ 0 Hz đến 24 MHz
- 3 mức khóa bộ nhớ lập trình
- 2 bộ Timer/Counter 16 bit
- 128 Byte RAM nội
- 4 Port xuất/nhập (I/O) 8 bit
- Giao tiếp nối tiếp
- 64 KB vùng nhớ mã ngoài
- 64 KB vùng nhớ dữ liệu ngoài
- Xử lý Boolean (hoạt động trên bit đơn)
- 210 vị trí nhớ có thể định vị bit
- 4μs cho hoạt động nhân hoặc chia
GVHD:NGUYỄN THU HÀ Page 4
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
1.1 Sơ đồ khối và sơ đồ chân của AT89C51
OTHER REGISTER
128 byte RAM
128 byte RAM
8032\8052
ROM
0K:
8031\8032
4K:8951
8K:8052
INTERRUPT CONTROL
INT1\ INT0\
SERIAL PORT TEMER0
TEMER1
TEMER2 8032\8052
CPU
OSCILATOR

và byte. Ngoài ra, 3 chân P1.5, P1.6, P1.7 được dùng để nạp ROM theo chuẩn
ISP, 2 chân P1.0 và P1.1 được dùng cho bộ Timer 2.
Port 1
+ Port 2 (P2.0 – P2.7 hay chân 21 – 28): là một port có công dụng kép. Là
đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết kế dùng bộ
nhớ mở rộng.
GVHD:NGUYỄN THU HÀ Page 7
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
Port 2
+ Port 3 (P3.0 – P3.7 hay chân 10 – 17): mỗi chân trên port 3 ngoài chức
năng xuất nhập ra còn có một số chức năng đặc biệt sau:
Bit Tên Chức năng chuyển đổi
P3.0 RXD Dữ liệu nhận cho port nối tiếp
P3.1 TXD Dữ liệu truyền cho port nối tiếp
P3.2 INT0 Ngắt bên ngoài 0
P3.3 INT1 Ngắt bên ngoài 1
P3.4 T0 Ngõ vào của Timer/Counter 0
P3.5 T1 Ngõ vào của Timer/Counter 1
P3.6 WR Xung ghi bộ nhớ dữ liệu ngoài
P3.7 RD Xung đọc bộ nhớ dữ liệu ngoài
Port 3
GVHD:NGUYỄN THU HÀ Page 8
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
+ RST (Reset – chân 9): mức tích cực của chân này là mức 1, để reset ta
phải đưa mức 1 (5V) đến chân này với thời gian tối thiểu 2 chu kỳ máy (tương
đương 2µs đối với thạch anh 12MHz.
+ XTAL 1, XTAL 2: AT89S52 có một bộ dao động trên chip, nó thường
được nối với một bộ dao động thạch anh có tần số lớn nhất là 33MHz, thôn
thường là 12MHz.
+ EA (External Access): EA thường được mắc lên mức cao (+5V) hoặc

Vì led 7 đoạn chứa bên trong nó các led đơn, do đó khi kết nối cần đảm
bảo dòng qua mỗi led đơn trong khoảng 10mA-20mA để bảo vệ led. Nếu kết nối
GVHD:NGUYỄN THU HÀ Page 10
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
với nguồn 5V có thể hạn dòng bằng
điện trở 330Ω trước các chân nhận tín
hiệu điều khiển.
Sơ đồ vị trí các led
Các điện trở 330Ω là các điện trở bên ngoài được kết nối để giới hạn dòng
điện qua led nếu led 7 đoạn được nối với nguồn 5V.
Chân nhận tín hiệu a điều khiển led a sáng tắt, ngõ vào b để điều khiển led b.
Tương tự với các chân và các led còn lại.
2.2 Kết nối với Vi điều khiển
Ngõ nhận tín hiệu điều khiển của led 7 đoạn có 8 đường, vì vậy có thể
dùng 1 Port nào đó của Vi điều khiển để điều khiển led 7 đoạn. Như vậy led 7
đoạn nhận một dữ liệu 8 bit từ Vi điều khiển để điều khiển hoạt động sáng tắt
của từng led led đơn trong nó, dữ liệu được xuất ra điều khiển led 7 đoạn thường
được gọi là "mã hiển thị led 7 đoạn". Có hai kiểu mã hiển thị led 7 đoạn: mã
dành cho led 7 đoạn có Anode(cực +) chung và mã dành cho led 7 đoạn có
Cathode(cực -) chung. Chẳng hạn, để hiện thị số 1 cần làm cho các led ở vị trí b
và c sáng, nếu sử dụng led 7 đoạn có Anode chung thì phải đặt vào hai chân b và
c điện áp là 0V(mức 0) các chân còn lại được đặt điện áp là 5V(mức 1), nếu sử
dụng led 7 đoạn có Cathode chung thì điện áp(hay mức logic) hoàn toàn ngược
lại, tức là phải đặt vào chân b và c điện áp là 5V(mức 1).
Bảng mã hiển thị led 7 đoạn:
• Phần cứng được kết nối với 1 Port bất kì của Vi điều khiển, để thuận tiện cho
việc xử lí về sau phần cứng nên được kết nối như sau: Px.0 nối với chân a, Px.1
nối với chân b, lần lượt theo thứ tự cho đến Px.7 nối với chân h.
GVHD:NGUYỄN THU HÀ Page 11
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ

Số hiển thị trên led
7 đoạn
Mã hiển thị led 7 đoạn
dạng nhị phân
Mã hiển thị led 7 đoạn dạng
thập lục phân
0 0 0 1 1 1 1 1 1 3F
1 0 0 0 0 0 1 1 0 06
2 0 1 0 1 1 0 1 1 5B
3 0 1 0 0 1 1 1 1 4F
4 0 1 1 0 0 1 1 0 66
GVHD:NGUYỄN THU HÀ Page 12
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
5 0 1 1 0 1 1 0 1 6D
6 0 1 1 1 1 1 0 1 7D
7 0 0 0 0 0 1 1 1 07
8 0 1 1 1 1 1 1 1 7F
9 0 1 1 0 1 1 1 1 6F
A 0 1 1 1 0 1 1 1 77
B 0 1 1 1 1 1 0 0 7C
C 0 0 1 1 1 0 0 1 39
D 0 1 0 1 1 1 1 0 5E
E 0 1 1 1 1 0 0 1 79
F 0 1 1 1 0 0 0 1 71
- 0 1 0 0 0 0 0 0 40
3.Chuyển đổi tín hiệu sine đầu vào của lưới điện thành xung vuông sử dụng
LM324
3.1 Cấu tạo IC LM324
GVHD:NGUYỄN THU HÀ Page 13
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ

45<FH<55
?
L y FH/10ấ
Ch A,dv
G iọ
L uư
th ng vàoươ
L y ph nấ ầ
d x 100ư
L y tíchấ
chia giá trị
L u ph nư ầ
th p phânậ
Ret
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
GVHD:NGUYỄN THU HÀ Page 17
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
GVHD:NGUYỄN THU HÀ Page 18
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
2. Phần lập trình và mô phỏng
2.1 Phần lập trình
; bai tap lon
; made by NHOM4
; vector
org 0000h
ljmp main ;nhay den chuong trinh main ngay sau khi MCU chay
; chuong trinh phuc vu ngat
org 0003h
ljmp INT_EX0 ;ngat ngoai INT0
org 000bh

F_Min equ 58h ;nguong duoi
ZOV equ 00h
ON equ P1.0
OFF equ P1.1
CB_Cao equ P1.2 ;LED bao vuot nguong cao
CB_Thap equ P1.3 ;LED bao vuot nguong thap
; chuong trinh chinh
org 0030h
main:
lcall Init
KT_ON:
jb ON,KT_OFF
setb EX0 ;cho phep ngat ngoai INT0
KT_OFF:
jb OFF,KT_ON
clr EX0 ;cho phep ngat ngoai INT0
sjmp KT_ON
;
; chuong trinh con
;
Init:
mov P1,#0ffh
clr EA ;cam tat ca cac ngat
mov digit,#0f7h ;bat led thp2 dau tien
mov P2,#0ffh
mov P0,#0ffh ;tat tat ca cac led
mov P1,#0ffh
mov T_up,#0
mov T_lm,#100 ;t = T_lm*10ms
mov F_Max,#55 ;dat can tren canh bao

mov a,T_up
inc a ;tang t_up
mov T_up,a
cjne a,T_lm,ko_update ;kiem tra neu t_up = t_lm thi update lai du lieu
neu khong thi thoi
mov T_up,#0 ;xoa t_up chuan bi cho lan tinh tiep theo
lcall Tinh_tanso ;goi chuong trinh tinh tan so
ko_update:
lcall canhbao ; kiem tra tan so va canh bao neu nam
ngoai nguong
lcall HextoBcd ;chuyen doi gia tri tan so sang ma BCD de hien
thi
GVHD:NGUYỄN THU HÀ Page 21
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
lcall Hienthi ;goi hien thi
exit:
mov TH0,#HIGH(-10000)
mov TL0,#LOW(-10000)
reti
;
; Tinh tan so
;
Tinh_tanso:
; khi thuc hien cac lenh trong ngat INT0 thi se ton mot so chu ki may vi
vay phai cong them
; gia tri dem duoc trong timer 1 voi so chu ki tren de dam bao do chinh
xac nhat
; do viec gia tri tan so do la khong lon(50Hz) vi vay ma co the bo qua
duoc mot so chu ki thuc hien
; cac lenh trong chuong trinh ngat nhu lenh nhay toi chuong trinh phuc

; chuyen doi gia tri dem duoc ra BCD de hien thi
;
HextoBcd:
; tinh chu so hang chuc cua tan so va luu vao byte ch
; tinh chu so hang don vi cua tan so
; tinh chu so sau dau phay thu nhat va thu 2
mov A,FH
mov B,#10
div AB
mov ch,A
mov dv,B
mov A,FL
mov B,#10
div AB
mov thp1,A
mov thp2,B
ret
DIV24:
mov A,Y2
orl a,Y1
orl a,Y0
jnz CHIA24
;setb ZOV
ret
CHIA24:
GVHD:NGUYỄN THU HÀ Page 23
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
mov R0,X0
mov R1,X1
mov R2,X2

jnc kh_Tru24
mov X2,Z2
mov X1,Z1
mov X0,Z0
kh_Tru24:
mov a,R3
rlc a
mov R3,a
GVHD:NGUYỄN THU HÀ Page 24
ĐHCN HÀ NỘI BÀI TẬP LỚN:VI XỬ LÝ
mov a,R4
rlc a
mov R4,a
mov a,R5
rlc a
mov R5,a
djnz R7,TT_chia24
mov Z0,R3
mov Z1,R4
MOV z2,R5
mov Z3,X0
mov Z4,X1
mov Z5,X2
ret
SUBB24:
mov a,X0
clr c
subb a,Y0
mov Z0,a
mov a,X1