1
CHƯƠNG 2
CẤU TRÚC PHẦN
CỨNG PIC 16F877A
1. Cấu trúc tổng quát của PIC16F877A
 8K x 14 words Flash ROM.
 368 x 8 Bytes RAM.
 256 x 8 Bytes EEPROM.
 5 Port xuất/nhập (A, B, C, D, E) tương ứng 33 chân.
 2 Bộ định thời 8 bit Timer 0 và Timer 2.
 1 Bộ định thời 16 bit Timer 1, có thể hoạt động ở chế độ
tiết kiệm năng lượng (SLEEP MODE) với nguồn xung
clock ngoài.
 2 Bộ CCP Capture/ Compare/ PWM.
(Bắt Giữ/ So Sánh/ Điều Biến Xung)
 1 Bộ biến đổi Analog to Digital 10 bit, 8 ngõ vào.
2
1. Cấu trúc tổng qt của PIC16F877A
 1 Bộ định thời giám sát (Watch Dog Timer).
 Giao tiếp song song 8 bit (PSP).
 Giao tiếp nối tiếp(MSSP,USART).
 15 Nguồn ngắt (Interrupt).
 Chế độ tiết kiệm năng lượng (Sleep Mode).
 Nạp chương trình bằng cổng nối tiếp ( ICSP™ )
 Tập lệnh gồm 35 lệnh có độ dài 14 bit.
 Tần số hoạt động tối đa 20 MHz.
2. Sơ đồ và chức năng các chân PIC16F877A
PIC16F877A là họ Vi điều khiển có 40 chân(dạng PDIP)
3
2. Sơ đồ và chức năng các chân PIC16F877A
PIC16F877A là họ vi điều khiển có 40 chân (dạng TQFP)

 Chân RA5/AN4/SS/C2OUT
 RA5: Xuất/ nhập số
 AN4: Ngõ vào tương tự kênh 4
 SS : ngõ vào chọn lựa SPI
 C2OUT: Ngõ ra bộ so sánh 2
2.1 PORTA và thanh ghi TRISA
 Port B gồm 8 chân từ RB7-RB0.
 Việc ghi các giá trị vào thanh ghi TRISB
sẽ qui định các chân của PortB. Nếu bằng 0:
ngõ Output, bằng 1: ngõ Input.
 RB0/INT:
 RB0: Xuất/ nhập số
 INT: ngõ vào nhận tín hiệu ngắt RB0
 RB1: xuất/nhập số
 RB2: xuất/nhập số
 RB3/PGM:
 RB3: xuất/nhập số
 PGM: chân cho phép lập trình điện áp thấp ICSP
2.2 PORTB và thanh ghi TRISB
6
 RB4: xuất/nhập số
 RB5: xuất/nhập số
 RB6/PGC:
 RB6: xuất/nhập số
 PGC: mạch gỡ rối và xung clock lập trình ICSP
 RB7/PGD:
 RB7: xuất/nhập số
 PGD: mạch gỡ rối và dữ liệu lập trình ICSP
2.2 PORTB và thanh ghi TRISB
 Port C gồm 8 chân từ RC7-RC0.

 RC6: Xuất/ nhập số
 TX: Truyền bất đồng bộ USART
 CK: Xung đồng bộ USART
 RC7/RX/DT:
 RC7: Xuất/ nhập số
 RX: Nhận bất đồng bộ USART
 DT: Dữ liệu đồng bộ USART
2.3 PORTC và thanh ghi TRISC
8
2.4 PORTD và thanh ghi TRISD
 Port D gồm 8 chân từ RD7-RD0.
 Các giá trị thanh ghi TRISD sẽ qui định các chân của PortD.
Nếu bằng 0: ngõ Output, bằng 1: ngõ Input.
 Ngoài chức năng là Port xuất / nhập, Port D còn được cấu hình như
một Port vi xử lý 8 bit (parallel slave port) bằng cách set bit
PSPMODE (TRISE<4>).
 RD0/PSP0:
 RD0: Xuất/nhập số
 PSP0: Dữ liệu Port tớ song song
 Các chân còn lại PORTD giống RD0.
 Port E gồm 3 chân từ RE2-RE0.
 Các giá trị thanh ghi TRISE
sẽ qui định các chân của PortE.
Nếu bằng 0: ngõ Output, bằng 1: ngõ Input.
 RE0 /RD/AN5:
 RE0: Xuất/ nhập số
 RD: cho phép đọc dữ liệu song song từ các ngoại vi
 AN5: Ngõ vào tương tự kênh 5
2.5 PORTE và thanh ghi TRISE
9

- Bộ nhớ dữ liệu (Data Memory)
- Bộ nhớ dữ liệu EEPROM (EEPROM data Memory)
11
3.1 Bộ nhớ chương trình
 Gồm có 8K x 14 words
bộ nhớ Flash ROM.
 Gồm 1 thanh ghi bộ đếm
chương trình 13 bit (PC).
(Program Counter)
 Vector Reset đặt tại 0000h
khi xảy ra Reset.
 Vector Ngắt đặt tại 0004h
khi xảy ra Ngắt.
3.2 Bộ nhớ dữ liệu
 Bộ nhớ dữ liệu được chia thành 4 Bank: Bank 0, Bank 1, Bank 2 và
Bank 3.
 Mỗi Bank có dung lượng là 128 byte bao gồm: vùng Ram đa mục
đích , vùng Ram chứa các thanh ghi chức năng đặc biệt SFRs (Special
Function Registers ).
 Các Bank này được lựa chọn bởi 2 bit RP1 và RP0 nằm trong thanh
ghi STATUS.
RP1 RP0 Bank
0 0 Bank 0
0 1 Bank 1
1 0 Bank 2
1 1 Bank 3
12
3.2 Bộ nhớ dữ liệu
 Vùng RAM đa mục đích gồm các ô nhớ 8 bit và được
truy xuất trực tiếp hoặc gián

RP1,
RP0
2 bit chọn bank thanh ghi (dùng địa chỉ trực tiếp)
RP1RP0=00,01,10,11chọn bank 0,1,2,3
IRP Bit chọn bank thanh ghi(dùng địa chỉ gián tiếp)
1: Chọn bank 2,3
0: Chọn bank 0,1
b. Thanh ghi OPTION
Bao gồm các Bit thiết lập bộ chia tỉ lệ cho WDT/Timer0, Ngắt
ngoài RB0, Timer0 và chế độ có điện trở treo ở PortB.
Bit Chöùc naêng
PS0
Bit chọn lựa hệ số tỉ lệ
của bộ chia Prescaler
PS1
PS2
PSA
Bit gán bộ chia tỉ lệ(Prescaler Assignment bit)
1: bộ chia được gán cho WDT
0: bộ chia được gán cho TIMER
14
b. Thanh ghi OPTION
Bit Chức năng
T0SE Bit chọn kiểu tác động Timer0(TMR0 Source Edge Select bit)
1: cho phép chọn xung vào ngõ RA4/T0CKI tác động bởi cạnh lên
0: cho phép chọn xung vào ngõ RA4/T0CKI tác động bởi cạnh xuống
T0CS Bit chọn nguồn xung clock cho Timer0(TMR0 Source Edge Select bit)
1: cho phép nhận xung clock từ chân RA4/T0CKI
0: cho phép nhận xung clock từ bộ dao động nội
INTEDG

Bit cho phép ngắt ngoài tại chân RB0/INT
1: cho phép ngắt ngoài tại chân RB0/INT
0: không cho phéo
T0IE
Bit cho phép ngắt tràn Timer0
1: cho phép ngắt khi tràn Timer0
0: không cho phép
PEIE
Bit cho phép ngắt ngoại vi
1: cho phép ngắt ngoại vi
0: không cho phép
GIE Bit cho phép ngắt toàn cục
1: cho phép các ngắt
0: cấm các ngắt
d. Thanh ghi PIE1
Bao gồm các bit cho phép các ngắt ngoại vi(chú ý PEIE=1)
Bit Chức năng
TMR1IE Bit cho phép ngắt tràn Timer1
1: cho phép ngắt khi xảy ra khi tràm Timer1
0: không cho phép
TMR2IE Bit cho phép ngắt tràn Timer2 bởi thanh ghi PR2
1: cho phép ngắt
0: không cho phép ngắt
CCP1IE Bit cho phép ngắt CCP1(ở chế độ so sánh và bắt giữ)
1: cho phép ngắt
0: không cho phép ngắt
SSPIE Bit cho phép ngắt ở Port nối tiếp(Synchronous Serie Port IE)
1: cho phép ngắt bởi chế độ hoạt động Port nốt tiếp
0: không cho phép
16

-Bắt giữ:
1: thanh ghi bắt nhịp TMR1 có xảy ra(xóa bằng phần mềm)
0: thanh ghi bắt nhịp TMR1 không xảy ra
17
e. Thanh ghi PIR1(tt)
Bit Chöùc naêng
SSPIF Cờ báo ngắt ở chế độ Port nối tiếp đồng bộ
1: khi quá trình truyền nhận port nối tiếp hoàn thành
0: không xảy ra
TXIF Cờ báo ngắt truyền USART
1: bộ đệm truyền của USART còn trống
0: bộ đệm truyền của USART đầy
RCIF Cờ báo ngắt nhận USART
1: USART nhận xong
0: USART nhận chưa xong
ADIF Cờ báo ngắt bộ chuyển đổi A/D
1: quá trình chuyển đổi A/D hoàn tất
0: quá trình chuyển đổi A/D chưa hoàn tất
e. Thanh ghi PIR1(tt)
Bit
Chức năng
PSPIF Cờ báo ngắt của quá trình ghi/đọc port song song
1: khi hoạt động ghi/đọc xảy ra
0: không xảy ra
18
f. Thanh ghi PIE2
Gồm các Bit cho phép Ngắt ngoại vi CCP2, ngắt do bộ s sánh, ngắt
do xung đột đường truyền SSP, ngắt khi ghi EEPROM.
Bit Chức năng
CCP2IE Bit cho phép ngắt CCP2

h. Thanh ghi PCON
Gồm các bit kiểm tra trạng thái các chế độ Reset của PIC
Bit Chức năng
BOR\ Bit trạng thái ở chế độ Brown-Out Reset
0: khi chế độ Reset Brown-Out xảy ra( được set bằng phần mềm)
1: không xảy ra
POR\ Bit trạng thái ở chế độ Power-On Reset
0: khi chế độ Reset Power-on xảy ra( được set bằng phần mềm)
1: không xảy ra
Thanh ghi FSR và INDF là cặp thanh ghi luôn được sử dụng cùng nhau
trong chế độ định địa chỉ gián tiếp. Để chọn bank thanh ghi có chứa
thanh ghi cần truy cập thì cần kết hợp giữa thanh ghi FSR và STATUS
i. Thanh ghi INDF và INDF
20
 Thanh ghi FSR trỏ đến thanh ghi cần truy cập
 Thanh ghi INDF chứa nội dung thanh ghi có địa chỉ nằm trong FSR
 Ví dụ: FSR=55h, INDF=100 thì thanh ghi 55h có giá trị là 100
 Thanh ghi INDF không phải là một thanh ghi vật lý. Nó chứa giá trị
của thanh ghi có địa chỉ được lưu trữ ở thanh ghi FSR.
i. Thanh ghi INDF và INDF
 Có độ rộng 13 bit, 8 bit thấp được chứa trong thanh ghi PCL, 5 bit
cao không thể đọc nhưng có thể ghi gián tiếp vào thanh ghi PCH
thông qua thanh ghi PCLATH. Khi reset thì 5 thanh ghi này bị xóa
 Hình bên trình bày cách thức
thanh ghi PC được nạp giá trị
thông qua lệnh CALL hoặc
lệnh GOTO.
j. Thanh ghi PC (Program Counter)
21
 PIC16F877A có gồm 8 ngăn xếp có độ rộng 13 bit, con trỏ ngăn xếp