BÁO CÁO BÀI TẬP LỚN : THIẾT KẾ TỔNG HỢP HỆ THỐNG SỐ
Đề tài : Thiết kế mạch đếm sản phẩm
GV hướng dẫn : TS.Nguyễn Hoàng Dũng
Nhóm SV thực hiện: 1.Bùi Xuân Quyết 20092165 dt09-k54
2.Nguyễn Thanh Tuấn 20093008 dt09-k54
3.Nguyễn Danh Dũng 20090532 dt09-k54
I.Yêu cầu thiết kế mạch.
Thiết kế mạch đếm hiển thị trên 2 led 7 thanh trên Kit DE1 sử dụng ngôn ngữ mô tả
phần cứng Verilog.
-Mạch có các nút bấm:
• “up” : nhấn “up” sản phẩm tăng 1 đơn vị.
• “down”: nhấn “down” sản phẩm giảm 1 đơn vị.
• ”reset”: nhấn “reset” sản phẩm trở về 0.
Các yêu cầu khác:
-Mạch về “0” nhấn “down” sẽ giữ nguyên trạng thái.
-Mạch về “99” nhấn “up” sẽ giữ nguyên trạng thái.
-Khi thực hiện thành công trên Kit DE1 chuyển đầu vào nút “up” bằng hệ thống thu-
phát hồng ngoại.
II.Sơ đồ khối.
Mạch được thực hiện trên Kit DE1 nên sơ đồ khối chỉ thể hiện các khối thiết kế bằng
Verilog.
Sơ đồ khối:
Thi t k t ng h p h th ng sế ế ổ ợ ệ ố ố Page 1
Chức năng các khối được thiết kế:
-Khối “chia tần” : Chia tần số từ 50MHz xuống tần số thấp khoảng 20Hz.
-Khối “led đơn vị” : đếm hàng đơn vị của mạch, cung cấp tín hiệu enable up(enable
down) cho led chục.
-Khối “led chục” : đếm hàng chục của mạch đếm.
-Khối giải mã : giải mã tín hiệu sang led 7 thanh để hiển thị trên Kit DE1.
III.Sơ đồ trạng thái.
Sơ đồ trạng thái khối led đơn vị

-Khối “led đơn vị”:
Đếm hàng đơn vị
+,tăng 1khi có tín hiệu up ở trạng thái thấp và xung sườn lên clk
+,giảm 1 khi có tín hiệu down ở trạng thái thấp và xung sườn lên của clk
+,khi ở trạng thái 0 ,có tín hiệu down ở trạng thái thấp,nếu có tín hiệu báo led chục ở
trạng thái 0 thì led đơn vị sẽ không nhảy trạng thái
+, khi ở trạng thái 9 ,có tín hiệu up ở trạng thái thấp,nếu có tín hiệu báo led chục ở
trạng thái 9 thì led đơn vị sẽ không nhảy trạng thái
-Khối “led chục”:
Đếm led chục:
Thi t k t ng h p h th ng sế ế ổ ợ ệ ố ố Page 4
+,tăng 1khi có tín hiệu up ở trạng thái thấp ,tín hiệu cho phép up ở trạng thái cao và
xung sườn lên clk
+,giảm 1 khi có tín hiệu down ở trạng thái thấp ,tín hiệu cho phép down ở trạng thái
cao và xung sườn lên của clk
+,khi ở trạng thái 0,trạng thái sẽ không nhảy khi gặp tín hiệu down
+,khi ở trạng thái 9,trạng thái sẽ không nhảy khi gặp tín hiệu up
-Khối giải mã:
Giải mã tín hiệu đầu ra y từ led đơn vị và led chục hiển thị trên led 7 thanh.
V.Kiểm tra và mô phỏng.
Thực hiện test mạch và mô phỏng bằng Modelsim.
Code file test cung cấp dữ liệu để chạy mạch : Trong mô phỏng kiểm tra khối chia
tần chỉ chia 8 , tần số xung clk được lấy là 500MHz để kết quả hiển thị dễ quan sát.
Bảng gán chân KIT DE1 với đầu vào “up” là nút ấn:
CLOCK_50 Input PIN_L1 2 B2_N1 PIN_L1
HEX0[6] Output PIN_E2 2 B2_N1 PIN_E2
HEX0[5] Output PIN_F1 2 B2_N1 PIN_F1
HEX0[4] Output PIN_F2 2 B2_N1 PIN_F2
HEX0[3] Output PIN_H1 2 B2_N1 PIN_H1
HEX0[2] Output PIN_H2 2 B2_N1 PIN_H2

II.Sơ đồ khối…………………………………………………………………………….1
III.Sơ đồ trạng thái…………………………………………………………………… 2
IV.Chức năng nguyên lí……………………………………………………………… 4
V.Kiểm tra và mô phỏng……………………………………………………………… 5
VI.Kết quả và đánh giá………………………………………………………………….7
Thi t k t ng h p h th ng sế ế ổ ợ ệ ố ố Page 8