Đồ án tốt nghiệp Đại học
MỤC LỤC
Digital signal processor iv
Single-sideband modulation iv
La Thanh Thanh - D08VT5 iii
Đồ án tốt nghiệp Đại học
DANH MỤC HÌNH VẼ, BẢNG
THUẬT NGỮ VIẾT TẮT
DAC
Digital-to-analog converter Bộ chuyển đổi số sang tương tự
DSP
Digital signal processor Bộ xử lý tín hiệu kỹ thuật số
WCDMA
Wideband Code Division
Multiple Access
Đa truy nhập phân mã băng rộng
VCO
Voltage-controlled oscillator Bộ dao động điện áp điều khiển
EVM
Error Vector Magtitude Biên độ vector lỗi
NCO
Numerically Controlled
Oscillatorr
Bộ dao động điều khiển bằng số
SSB
Single-sideband modulation Điều chế đơn biên
RZ DAC
Return-to-Zero DAC DAC trở về không
ISI
Intersymbol interference Nhiễu giữa các ký hiệu
PLL

Kiến trúc cơ sở của một máy phát trong hệ thống thông tin di động xoay
quanh việc tạo lập một phiên bản băng gốc của phổ RF mong muốn và sau đó là
một chuỗi tuyến tính chuyển đổi phổ này vào tín hiệu RF công suất cao. Vì thế
chuyển đổi tần số (biến đổi nâng tần) và quá trình khuếch đại công suất để đạt được
tín hiệu RF công suất cao phải rơi vào một trong số các thể lọai sau:
- Xử lý tuyến tính. Cơ chế chính để đảm bào tuyến tính là lùi điểm công tác
của tất cả các tầng so với điểm các nén công suất 1dB của chúng. Cách làm này tuy
đơn giản nhưng giá thành cao vì phải tăng thêm các phần tử khuếch đại
- Tuyến tính hoá bộ khuếch đại công suất RF. Cách làm này giảm đáng kể
kích thước và giá thành máy phát nhưng đòi hỏi bộ biến đổi nâng tần phải tuyến
tính hơn
- Tuyến tính hóa toàn bộ máy phát. Giải pháp này cho phép xử lý biến đổi
nâng tần phi tuyến hơn, vì thế đòi hỏi lùi ít hơn và rẻ tiền hơn.
- Các kỹ thuật tổng hợp RF. Giải pháp này dựa trên xử lý các dạng sóng có
đường bao không đổi thông qua biến đổi nâng tần và phần cứng khuếch đại công
suất bằng cách tổng hợp các phần dạng sóng RF có đường bao thay đổi dựa trên kết
hợp các dạng sóng này tại đầu ra.
La Thanh Thanh - D08VT5 1
Đồ án tốt nghiệp Đại học Chương 1: Các kiến trúc biến đổi nâng tần tuyến tính
CHƯƠNG 1: CÁC KIẾN TRÚC BIẾN ĐỔI NÂNG TẦN TUYẾN TÍNH
1.1. Biến đổi nâng tần vuông góc tương tự
Cấu hình cơ sở cho kỹ thuật này được cho trên hình 1.1. Tín hiệu vuông góc
I và Q được tạo ra bởi DSP. Các tín hiệu kênh I và Q được đưa đến các bộ DAC. Vì
các tín hiệu I và Q có tốc độ bằng một nửa tốc độ đầu vào, nên các bộ DAC này chỉ
cần hoạt động tại tốc độ lấy mẫu bằng một nửa tốc độ Nyquist của băng thông
kênh.
Hình 1.1: Bộ biến đổi nâng tần vuông góc tương tự trong máy phát tuyến tính
Các bộ trộn và bộ phân chia vuông góc của bộ dao động nội có thể được sản
xuất ở dạng rời rạc. Tuy nhiên, đối với hầu hết các ứng dụng SDR, các phần tử này
được tích hợp vào một phần tử duy nhất, nên có thể đạt được khuếch đại, phối hợp

có bốn sóng mang được phân bố không đối xứng
Trong trường hợp trên ảnh xuất hiện trong kênh không bị chiếm sẽ gây
nhiễu như một kênh lân cận.
Triệt rò kênh LO
Có 3 kiểu sóng mang:
- Cách ly giữa các cửa LO và RF không hoàn hảo
- DC không mong muốn được tạo ra trong bộ trộn xuất hiện trên cửa IF và gây ra rò
LO đến cửa RF. DC không mong muốn được tạo ra do tự trộn phi tuyến của IF hay
các tín hiệu LO. Tự trộn sẽ dẫn đến các hài và thành phần băng gốc bao gồm DC.
Thành phần DC xuất hiện trong phần IF của bộ trộn dẫn đến rò LO không mong
muốn.
- Dịch DC xuất hiện tại đầu vào bộ trộn. Được tạo ra do mạch vào IF của vi mạch
biến đổi nâng tần vuông góc (các dịch DC từ bộ khếch đại đầu vào) hay do các dịch
DC tại đầu ra của các DAC I/Q hay các bộ lọc nối đến các đầu vào IF.
Ảnh hưởng của ba nguồn rò sóng mang là như nhau vì thế có thể sử dụng
một phương pháp duy nhất để loại bỏ chúng. Vì rò DC từ các bộ DAC vào các đầu
vào IF của bộ trộn có thể tạo ra rò LO, nên có thể loại bỏ rò bằng cách tiêm vào
La Thanh Thanh - D08VT5 4
Đồ án tốt nghiệp Đại học Chương 1: Các kiến trúc biến đổi nâng tần tuyến tính
một lượng (và dấu) phù hợp DC để lọai bỏ nó. Điều này sẽ loại bỏ tất cả các nguồn
rò vì có thể xem chúng là tổng vectơ và DC tiêm vào được thiết kế để loại bỏ tổng
này.
Kiến trúc phần cứng cần thiết để đạt đựơc điều này cũng giống như phần
cứng yêu cầu để loại bỏ lỗi khuếch đại và pha (hình 1.3). Vì rò LO là lỗi của đường
đi thẳng của hệ thống phản hồi (bộ giải điều chế của hệ thống phản hồi được thực
hiện bằng số), nên có thể loại bỏ nó bằng cách tiêm vào các bộ trộn từ các DAC của
tuyến đi thẳng. Nếu không chấp thuận được tổn thất dải động từ các DAC này, có
thể sử dụng các ADC hiệu năng thấp riêng biệt như trên hình 1.5
Hình 1.5: Sử dụng các DAC riêng biệt để triệt rò LO
Sàn tạp âm của DAC và của bộ biến đổi nâng tần ngoài kênh/băng

- Tạp âm pha
La Thanh Thanh - D08VT5 6
Đồ án tốt nghiệp Đại học Chương 1: Các kiến trúc biến đổi nâng tần tuyến tính
1.2. Biến đổi nâng tầng nội suy
Sơ đồ biến đổi nâng tần bằng nội suy được cho trên hình 1.7.
Hình 1.7: Biến đổi nâng tần trong máy phát tuyến tính sử dụng bộ biến đổi nâng tần
tuyến tính và lọc số nội suy
Nội suy đảm bảo rằng các sản phẩm xuyên băng do các DAC tạo ra được
phân tách đủ xa khỏi kênh mong muốn và các sản phầm này được suy giảm đến
mức chấp nhận được đối với bộ lọc chống xuyên băng thông thấp tương tự.
Kỹ thuật nội suy hoạt động trên nguyên tắc tăng tốc độ lấy mẫu hiệu dụng
đối với dạng sóng đầu vào bằng cách tổng hợp các mẫu bổ sung vào giữa các mẫu
gốc. Các mẫu mới này được xây dựng dựa trên giá trị trung bình được đánh trọng
số của các mẫu gốc. Khi này DAC cần hoạt động tại tốc độ lấy mẫu mới này
(thường là 4 hay 8 lần tốc độ lấy mẫu gốc). Điều này đặt ra yêu cầu cao hơn đối với
DAC, nhưng nó cho phép khối lượng xử lý tín hiệu lớn (mọi thứ trước khi xử lý nội
suy) hoạt động tại tốc độ lấy mẫu thấp nhất có thể.
Hình 1.8 minh họa quá trình này trong miền thời gian đối với một tín hiệu
hàm sin tại tốc độ lấy mẫu là 5 mẫu trên một chu kỳ (hình 1.8a) nghĩa là nằm trong
giới hạn Nyquist và tốc độ quá tần bằng 4 (hình 1.8b). Ta có thể thấy rằng mỗi mẫu
gốc được thay thế bằng 4 mẫu mới, vì thế thời gian lấy mẫu giảm bằng một phần
bốn thời gian lấy mẫu của quá trình lấy mẫu gốc. Hiệu ứng của điều này lên DAC
có thể thấy trên hình 1.8c,d đối với tốc độ gốc và tốc độ qúa tần. Rõ ràng rằng trên
hình 1.8d, bản sao hình sin dễ nhận biết hơn nhiều và vì thế phổ đầu ra sẽ ‘sạch
hơn’
La Thanh Thanh - D08VT5 7
Đồ án tốt nghiệp Đại học Chương 1: Các kiến trúc biến đổi nâng tần tuyến tính
Hình 1.8: Minh họa hiệu ứng đầu ra của nội suy đối với hàm sin: (a) 5 mẫu trên một
chu kỳ; (b) 20 mẫu trên một chu kỳ, (c) đầu ra DAC từ (a) chưa lọc; (d) đầu ra từ (d)
chưa lọc

phổ đầu ra mong muốn và vì thế có thể loại bỏ nó dễ dàng hơn (sử dụng bộ lọc
thông cao tương tự). Tuy nhiên yêu cầu hiệu năng DAC cao hơn và đáp ứng sinx/x
có thể gây ra độ nghiêng biên độ không thể chấp nhận trên băng thông quan tâm.
Hình 1.11: Biến đổi nâng tần vuông góc tương tự sử dụng lọc nội suy băng thông
1.4. Biến đổi IF số
Hiện nay có thể sử dụng các DAC hiện đại để nhận được đầu ra tại một tần
số IF khả dụng (nhiều chục MHz). Vì thế có thể xử lý biến đổi nâng tần vuông góc
trong miền số và loại bỏ ảnh cũng như triệt rò LO hoàn hảo. Kiến trúc để thực hiện
biến đổi nâng tần trong trường hợp này được cho trên hình 1.12.
La Thanh Thanh - D08VT5 10
Đồ án tốt nghiệp Đại học Chương 1: Các kiến trúc biến đổi nâng tần tuyến tính
Hình 1.12: Kiến trúc máy phát sử dụng đầu ra IF số
Các đầu ra của các xử lý nội suy bây giờ được cấp cho một bộ biến đổi nâng
tần vuông góc sử dụng NCO (Numerically Controlled Oscillatorr: bộ dao động điều
khiển bằng số) làm tín hiệu dao động nội.
Đầu ra của bộ biến đổi nâng tần số được cấp cho một bộ DAC đầu ra IF và
nếu DAC này được lấy mẫu quá tần thì tốc độ lấy mẫu có thể lên đến vài trăm
MHz. Đầu ra của DAC này chứa băng mong muốn cộng với các hài và các sản
phẩm xuyên băng. Các thành phần gây nhiễu này được lọc bởi bộ lọc băng thông
(bộ lọc SAW). Sau đó IF đựơc chuyển vào RF bằng biến đổi nâng tần.
1.5. Biến đổi nâng tần đa sóng mang
Hình 1.13 cho thấy kiến trúc biến đổi nâng tần đa sóng mang được xây dựng
trên cơ sở mở rộng kiến trúc máy phát trung tần số nói trên. Trong trường hợp này
các sóng mang (ba sóng mang) được biến đổi nâng tần riêng rẽ bởi một NCO riêng.
Sau đó chúng cộng số với nhau trước khi đến biến đổi số vào tương tự. Do tín hiệu
đa sóng mang nên tỷ số công suất đỉnh trên công suất trung bình của tín hiệu tăng
nếu không có các biện pháp chống hiệu ứng này (xén bằng bộ tiền lọc hay hậu lọc,
chỉnh pha sóng mang và giảm thừa số nhấp nhô). DAC phải có dải rộng đủ để để
giải quyết vấn đề này và vì thế trong cấu trúc này hiệu năng DAC là yêu cầu quan
trọng nhất.

0
). Sau trộn ta đựơc hai tín hiệu kênh I và Q như sau:

(1.2)
(1.3)
Phổ của tín hiệu nhận được được cho trên hình 1.15b. Từ hình này ta thấy
khoảng cách giữa đỉnh phổ của băng gốc yêu cầu và đáy của băng sản phầm trộn
cách xa nhau. Sau lọc ta được:
(1.4)
(1.5)
Sau đó mỗi đường I và Q được biến đổi nâng lên tần số kênh cuối cùng bởi
một bộ dao động nội vuông góc hoạt động tại tâm của kênh (có thể là tần số mang
của kênh mong muốn). Tín hiệu RF đầu ra khi này có dạng:
(1.6)
La Thanh Thanh - D08VT5 13
Đồ án tốt nghiệp Đại học Chương 1: Các kiến trúc biến đổi nâng tần tuyến tính
Và
(1.7)
Sau đó hai tín hiệu được cộng với nhau để tạo ra một kênh SSB trong đó ảnh
của quá trình biến đổi nâng tần cuối cùng xuất hiện trong băng và bị loại trừ nhờ sự
tạo dao động vuông góc chính xác. Tín hiệu đầu ra được biển diễn như sau:

(1.8)
1.7. Máy phát tuyến tính sử dụng RF DAC
Hiện nay các RF DAC đang được nghiên cứu trong đó các bộ biến đổi thông
thường tốc độ cao độ phân giải thấp đã xuất hiện trong các ứng dụng biến đổi trực
tiếp đến sóng mang (RF). Phần này sẽ xét một số giải pháp hứa hẹn đối với các
DAC tốc độ cao thông thường cho các ứng dụng RF.
1.7.1. Nhược điểm của các DAC hiện nay
Hiệu năng của các DAC hiện nay phụ bị giới hạn bởi méo xảy ra do quá độ

của xung vì thế cần vòng khóa pha.
1.7.3. Kiến trúc máy phát sử dụng RF DAC
Hình 1.18 cho thấy kiến trúc máy phát sử dụng RF DAC. Biến đổi nâng tần
được thực hiện để tạo ra tín hiệu đầu ra thực (để tránh cần hai RF DAC) với tín
hiệu được cung cấp tại IF số thấp tần.
Hình 1.18: Kiến trúc máy phát tuyến tính sử dụng RF DAC
Nếu giảm thiểu tốc độ lấy mẫu của DAC, có thể sử dụng kiến trúc RF DAC
kép trên hình 1.19. Trong trường hợp này các RF DAC được tích hợp với quá trình
xử lý biến đổi nâng tần vuông góc và vì thế hoạt động cùng với các tín hiệu đầu vào
bằng gốc số.
La Thanh Thanh - D08VT5 15
Đồ án tốt nghiệp Đại học Chương 1: Các kiến trúc biến đổi nâng tần tuyến tính
Hình 1.19: Máy phát tuyến tính sử dụng hai RF DAC
La Thanh Thanh - D08VT5 16
Đồ án tốt nghiệp Đại học Chương 2: Các kiến trúc biến đổi nâng tần đường bao không đổi
CHƯƠNG 2: CÁC KIẾN TRÚC BIẾN ĐỔI NÂNG TẦN ĐƯỜNG BAO
KHÔNG ĐỔI
Trong các phần trước ta đã xét các kiến trúc biến đổi nâng tần thích hợp
cho mọi khuôn dạng điều chế. Trong phần này ta sẽ xét các kiến trúc biến đổi nâng
tần chỉ phù hợp cho các máy được điều pha hoặc điều tần với tín hiệu có đường
bao không đổi
2.1. Máy phát được điều chế bởi tham chuẩn dựa trên vòng khóa pha
Cấu trúc của máy phát được điều chế bởi tham chuẩn đựơc xây dựng trên cơ
sở vòng khóa pha (PLL: Phase Locked Loop) được cho trên hình 2.1
Hình 2.1: Cấu trúc của máy phát được điều chế bởi tham chuẩn đựơc xây dựng trên
cơ sở vòng khóa pha (PLL: Phase Locked Loop)
Nguyên tắc hoạt động ở sơ đồ trên hình 2.1 như sau. Tín hiệu số liệu phát
được đưa lên điều chế pha/tần đối với bộ dao động có tần số tham chuẩn tại trung
tần. Tín hiệu đầu ra VCO (Voltage Controlled Oscillator: bộ dao động điều khiển
bằng điện áp) tần số RF đựơc chia tần N lần (biến đổi hạ tần) xuống tần số trung

Hoạt động của sơ đồ trên hình 2.4 cũng giống như sơ đồ 2.3. Tuy nhiên
trong trường hợp này tín hiệu tham chuẩn được tạo ra bằng cách tra cứu bảng hàm
sin.
2.4. Máy phát dựa trên PLL sử dụng tổng hợp một phần N được điều chế
Máy phát trong trường hợp này được cho trên hình 2.5.
Hình 2.5: Máy phát dựa trên PLL sử dụng tổng hợp một phần N được điều chế
La Thanh Thanh - D08VT5 19
Đồ án tốt nghiệp Đại học Chương 2: Các kiến trúc biến đổi nâng tần đường bao không đổi
Trong máy phát này tỷ lệ chia được điều chế bởi số liệu cần phát để được
điều tần. Tần số đầu ra của nội tổng hợp PLL được xác định như sau:
(2.1)
Nếu tỷ lệ chia N được chế thì (2.1) trở thành
(2.2)
Trong đó D(t) là số liệu điều chế (sau lọc). Vì thế tần số được điều chế bởi
dạng sóng số liệu. Hoạt động của máy phát như sau. Trước hết số liệu phát được
lọc bởi bộ lọc số FIR. Sau đó được cộng với tỷ số chia để chọn kênh (giá trị dịch
tần sóng mang). Tín hiệu tổng tạo nên đầu vào của bộ điều chế delt-sigma, đầu ra
của nó sẽ điều chế tỷ số chia của PLL. Sự thay đổi của tỷ số chia sẽ điều chế song
mang để được tín hiệu đièu chế đầu ra mong muốn. Sử dụng bộ điều chế delta-
signa cho phép tạp âm lượng tử (sinh ra trong quá trình điều chế) dịch chuyển đến
dải tần cao hơn nhiều so với phổ số liệu băng gốc. Vì thế có thể lọc tạp âm này
bằng lọc thông thấp của PLL. Kiến trúc này có ưu điểm là cho phép phát tốc độ số
liệu cao hơn mà không cần tần số tham chuẩn thấp. Sử dụng bộ điều chế delta-signa
và không đòi hỏi bộ trộn khiến kiến trúc này vừa đơn giản lại và có thể thực hiện
được trong một thiết bị tích hợp công suất thấp.
Nhược điểm duy nhất của kiến trúc này là yêu cầu băng thông PLL phải lớn
hơn băng thông điều chế.
La Thanh Thanh - D08VT5 20
Đồ án tốt nghiệp Đại học Chương 3: Các kỹ thuật vuông góc băng rộng
CHƯƠNG 3: CÁC KỸ THUẬT VUÔNG GÓC BĂNG RỘNG

La Thanh Thanh - D08VT5 21
Đồ án tốt nghiệp Đại học Chương 3: Các kỹ thuật vuông góc băng rộng
Hình 3.2: Đáp ứng chuẩn hóa cho bộ lọc RC bậc một: (a) thông thấp, (b) thông cao
Từ các hình vẽ ta thấy các đáp ứng dịch pha của cả hai bộ lọc thông thấp và
thông cao đều tạo ra dịch pha 45
0
tại:
ω = RC (3.3)
Trong trường hợp thông thấp pha bị trễ còn trong trường hợp thông cao pha
nhanh. Vì thế hiệu số pha giữa hai đầu ra từ hai bộ lọc giống nhau (một thông thấp
và một thông cao) sẽ là 90
0
Hình 3.3 cho thấy cách kết hợp hai bộ lọc.
La Thanh Thanh - D08VT5 22
Đồ án tốt nghiệp Đại học Chương 3: Các kỹ thuật vuông góc băng rộng
Hình 3.3: Bộ tách 90
0
Có thể làm cho kiến trúc trên hình 3.3 trở nên khả điều chỉnh bằng cách kết
hợp với các diôt PIN như trên hình 3.4.
Hình 3.4: Bộ tách 90
0
khả điều chỉnh
Sơ đồ 3.3 giải quyết được vấn đề băng thông công tác nhưng không giải
quyết được vấn đề băng thông tức thời. Vấn đề chính cuả băng thông tức thời là sự
khác nhau của các vectơ biên độ tại một dịch tần cho trước so với tần số trung tâm;
một vectơ sẽ bị suy hao lớn hơn 3dB còn vectơ kia bị suy hao ít hơn. Không dễ bù
trừ sai lỗi vectơ này.
Có thể tự động hóa quá trình điều chỉnh bằng kiến trúc trên hình 3.5. Về cơ
bản bộ tách pha này cũng giống như trên nhưng được bổ sung thêm mạch điều
khiển đảm bảo tự động điều chỉnh để duy trì vuông góc xung quanh kênh mong