TRƯỜNG CĐNCN HÀ NỘI





 !"#$
%&'()*)+, ,/,)0'1'1(
&'(-(23-(4(53(+'(
(6414/'78(9-
:;
Cho hàm số Y(A,B,C,D) = ∑(0;1;2;4,5;6,8;9;10;14):
- Xây dựng sơ đồ logic thực hiện hàm chỉ dùng phần tử NAND 2 đầu vào
- Sử dụng phần mềm thiết kế mạch logic, mô phỏng trên máy tính và nạp cho vi
mạch số EPM7128.
NỘI DUNG CÔNG VIỆC.
<(6414/': thí sinh thực hiện nội dung này trong thời gian 90 phút .
=<(4>?@A<
- Thiết kế sơ đồ lolgic dựa trên hàm đã cho.
- Viết mã thiết kế và biên dịch trên phần mềm Quartus II
- Mô phỏng hoạt động của mạch
- Nạp chương trình cho vi mạch số EPM7128
THANG ĐIỂM
 4BC3(D3(E?
4F?
-4)/
4F?
-(53-G
1 Thiết kế được sơ đồ logic =
2 Sử dụng được phần mềm thiết kế 
3 Lưu được chương trình 

1CMN'O'CM
PQ#
(Ký và ghi rõ họ tên)
%R'(/'(:&'(
PP
Bảng chân lý của hàm Y(A,B,C,D) = ∑(0;1;2;4,5;6,8;9;10;14)
S)TU,143
TRƯỜNG CĐNCN HÀ NỘI


=


 !"#$
%&'()*)+, ,/,)0'1'1(
&'(-(23-(4(53(+'(
(6414/'78(9-
:;
Cho hàm số Y(A,B,C,D) = Π(0;1;3,7,8,9,11,12,13,15):
- Xây dựng sơ đồ logic thực hiện hàm chỉ dùng phần tử NOR 2 đầu vào
- Sử dụng phần mềm thiết kế mạch logic trên, mô phỏng trên máy tính và nạp cho
vi mạch EPM7128.
NỘI DUNG CÔNG VIỆC.
<(6414/': thí sinh thực hiện nội dung này trong thời gian 90 phút .
=<(4>?@A<
- Thiết kế sơ đồ lolgic dựa trên hàm đã cho.
- Viết mã thiết kế và biên dịch trên phần mềm Quartus II
- Mô phỏng hoạt động của mạch
- Nạp chương trình cho vi mạch số EPM7128
THANG ĐIỂM

- Đảm bảo an toàn
- Không quá 10% thời gian quy định
Hà Nội, ngày …. tháng …Năm 2013
#IJ
(Ký và ghi rõ họ tên)
:K4(D'(4'(
#IJL
(Ký và ghi rõ họ tên)
1CMN'O'CM
PQ#
(Ký và ghi rõ họ tên)
%R'(/'(:&'(
PP=
Bảng chân lý của hàm Y(A,B,C,D) = Π(0;1;3,7,8,9,11,12,13,15):
Bìa các nô tối giản và phương trình trạng thái của hàm
Sơ đồ logic của mạch:
TRƯỜNG CĐNCN HÀ NỘI


V


 !"#$
%&'()*)+, ,/,)0'1'1(
&'(-(23-(4(53(+'(
(6414/'78(9-
:;
Cho sơ đồ mạch giải mã 3 sang 8 như sau:
- Hãy lập bảng trạng thái hoạt động của mạch.
- Sử dụng phần mềm thiết kế mạch logic trên, mô phỏng dạng sóng trên máy tính

(chỉ đánh giá phần điểm này khi nội dung
này thực hiện hoàn chỉnh)

Đảm bảo an toàn, hoàn thành trước hoặc
đúng thời gian quy định.
5
Quá giờ 5
H'1)4F? 
Lưu ý: Phần thi đạt yêu cầu khi.
- Đảm bảo an toàn
- Không quá 10% thời gian quy định
Hà Nội, ngày …. tháng …Năm 20
#IJ
(Ký và ghi rõ họ tên)
:K4(D'(4'(
#IJL
(Ký và ghi rõ họ tên)
1CMN'O'CM
PQ#
(Ký và ghi rõ họ tên)
%R'(/'(:&'(
TRƯỜNG CĐNCN HÀ NỘI


W


 !"#$
%&'()*)+, ,/,)0'1'1(
&'(-(23-(4(53(+'(


8 An toàn 
9
Thời gian
(chỉ đánh giá phần điểm này khi nội dung
này thực hiện hoàn chỉnh)

Đảm bảo an toàn, hoàn thành trước hoặc
đúng thời gian quy định.
5
Quá giờ 5
H'1)4F? 
Lưu ý: Phần thi đạt yêu cầu khi.
- Đảm bảo an toàn
- Không quá 10% thời gian quy định
Hà Nội, ngày …. tháng …Năm 20
#IJ
(Ký và ghi rõ họ tên)
:K4(D'(4'(
#IJL
(Ký và ghi rõ họ tên)
1CMN'O'CM
PQ#
(Ký và ghi rõ họ tên)
%R'(/'(:&'(
TRƯỜNG CĐNCN HÀ NỘI


X


EPM7128

7
Thuyết minh được hoạt động của chương
trình

8 An toàn 
9
Thời gian
(chỉ đánh giá phần điểm này khi nội dung
này thực hiện hoàn chỉnh)

Đảm bảo an toàn, hoàn thành trước hoặc
đúng thời gian quy định.
5
Quá giờ 5
H'1)4F? 
Lưu ý: Phần thi đạt yêu cầu khi.
- Đảm bảo an toàn
- Không quá 10% thời gian quy định
Hà Nội, ngày …. tháng …Năm 20
#IJ
(Ký và ghi rõ họ tên)
:K4(D'(4'(
#IJL
(Ký và ghi rõ họ tên)
1CMN'O'CM
PQ#
(Ký và ghi rõ họ tên)
%R'(/'(:&'(

4F?
-(53-G
1 Thiết kế được sơ đồ logic =
2 Sử dụng được phần mềm thiết kế 
3 Lưu được chương trình 
4 Chọn được Pin cho EPM7128 
5 Mô phỏng đúng dạng tín hiệu 
6
Kết nối và nạp được chương trình cho
EPM7128

7
Thuyết minh được hoạt động của chương
trình

8 An toàn 
9
Thời gian
(chỉ đánh giá phần điểm này khi nội dung
này thực hiện hoàn chỉnh)

Đảm bảo an toàn, hoàn thành trước hoặc
đúng thời gian quy định.
5
Quá giờ 5
H'1)4F? 
Lưu ý: Phần thi đạt yêu cầu khi.
- Đảm bảo an toàn
- Không quá 10% thời gian quy định
Hà Nội, ngày …. tháng …Năm 20

temp1(0) := '0';
FOR i IN 1 TO inp'HIGH LOOP
temp1(i) := inp(i-1);
END LOOP;
END IF;
Bo dich thu 2
IF (shift(1)='0') THEN
temp2 := temp1;
ELSE
FOR i IN 0 TO 1 LOOP
temp2(i) := '0';
END LOOP;
FOR i IN 2 TO inp'HIGH LOOP
temp2(i) := temp1(i-2);
END LOOP;
END IF;
Bo dich thu 3
IF (shift(2)='0') THEN
outp <= temp2;
ELSE
FOR i IN 0 TO 3 LOOP
outp(i) <= '0';
END LOOP;
FOR i IN 4 TO inp'HIGH LOOP
outp(i) <= temp2(i-4);
END LOOP;
END IF;
END PROCESS;
END behavior;


-(53-G
1 Thiết kế được sơ đồ logic =
2 Sử dụng được phần mềm thiết kế 
3 Lưu được chương trình 
4 Chọn được Pin cho EPM7128 
5 Mô phỏng đúng dạng tín hiệu 
6
Kết nối và nạp được chương trình cho
EPM7128

7
Thuyết minh được hoạt động của chương
trình

8 An toàn 
9
Thời gian
(chỉ đánh giá phần điểm này khi nội dung
này thực hiện hoàn chỉnh)

Đảm bảo an toàn, hoàn thành trước hoặc
đúng thời gian quy định.
5
Quá giờ 5
H'1)4F? 
Lưu ý: Phần thi đạt yêu cầu khi.
- Đảm bảo an toàn
- Không quá 10% thời gian quy định
Hà Nội, ngày …. tháng …Năm 20
#IJ #IJL PQ#


 !"#$
%&'()*)+, ,/,)0'1'1(
&'(-(23-(4(53(+'(
(6414/'78(9-
:;
GIỚI THIỆU.
Thiết kế bộ cộng 4 BIT Carry Ripple bằng ngôn ngữ VHDL:
Trên sơ đồ ta có thể thấy, với mỗi bit, một đơn vị bộ cộng đầy đủ sẽ được thực
hiện. Bảng thật của bộ cộng đầy đủ được chỉ ra bên cạnh sơ đồ, trong đó a, b là các
bít đầu vào, cin là bit nhớ vào, s là bit tổng, cout là bit nhớ ra. Từ bảng thật ta dễ
dàng tính được:
s = a xor b xor cin
cout = (a and b) xor (a and cin) xor (b xor cin)
NỘI DUNG CÔNG VIỆC.
<(6414/': thí sinh thực hiện nội dung này trong thời gian 90 phút .
=<(4>?@A<
- Viết mã thiết kế và biên dịch trên phần mềm Quartus II
- Mô phỏng hoạt động của mạch
- Nạp chương trình cho vi mạch số EPM7128
V<Z-[MBC3RC\]-(C^-<
Kết quả mô phỏng
THANG ĐIỂM
 4BC3(D3(E?
4F?
-4)/
4F?
-(53-G
1 Thiết kế được sơ đồ logic =
2 Sử dụng được phần mềm thiết kế 

1CMN'O'CM
(Ký và ghi rõ họ tên)
%R'(/'(:&'(
_` c
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY Bo_cong_carry_ripple IS
GENERIC (n: INTEGER := 4);
PORT ( a, b: IN STD_LOGIC_VECTOR (n-1 DOWNTO 0);
cin: IN STD_LOGIC;
s: OUT STD_LOGIC_VECTOR (n-1 DOWNTO 0);
cout: OUT STD_LOGIC);
END Bo_cong_carry_ripple;

ARCHITECTURE arc OF Bo_cong_carry_ripple IS
SIGNAL c: STD_LOGIC_VECTOR (n DOWNTO 0);
BEGIN
c(0) <= cin;
G1: FOR i IN 0 TO n-1 GENERATE
s(i) <= a(i) XOR b(i) XOR c(i);
c(i+1) <= (a(i) AND b(i)) OR
(a(i) AND c(i)) OR
(b(i) AND c(i));
END GENERATE;
cout <= c(n);
END arc;

TRƯỜNG CĐNCN HÀ NỘI


NỘI DUNG CÔNG VIỆC.
<(6414/': thí sinh thực hiện nội dung này trong thời gian 90 phút .
=<(4>?@A<
- Viết mã thiết kế và biên dịch trên phần mềm Quartus II
- Mô phỏng hoạt động của mạch
- Nạp chương trình cho vi mạch số EPM7128
V<Z-[MBC3RC\]-(C^-<
Kết quả mô phỏng
THANG ĐIỂM
 4BC3(D3(E?
4F?
-4)/
4F?
-(53-G
1 Thiết kế được sơ đồ logic =
2 Sử dụng được phần mềm thiết kế 
3 Lưu được chương trình 
4 Chọn được Pin cho EPM7128 
5 Mô phỏng đúng dạng tín hiệu 
6
Kết nối và nạp được chương trình cho
EPM7128

7
Thuyết minh được hoạt động của chương
trình

8 An toàn 
9 Thời gian
(chỉ đánh giá phần điểm này khi nội dung