1
1
Chương 7
Bộđếmvàthanhghi
Th.S Đặng NgọcKhoa
Khoa Điện-ĐiệnTử
2
Bộđếm không đồng bộ
 Xét bộđếm4 bit ở hình 7-1
 Xung clock chỉđược đưa đến FF A, ngõ vào J,
K củatấtcả các FF đều ở mứclogic 1.
 Ngõ ra của FF sau đượcnối đến ngõ vào CLK
của FF trướcnó.
 Ngõ ra D, C, B, A là mộtsố nhị phân 4 bit với
D là bit có trọng số cao nhất.
 Đây là bộđếm không đồng bộ vì trạng
thái của các FF không thay đổi cùng với
xung clock.
2
3
Hình 7-1 Bộđếm 4 bit
4
Quy ướcvề trọng số
 Trong phầnlớncácmạch, dòng tín hiệu
thường chạytừ trái sang phải.
 Trong chương này, nhiềumạch điệncó
dòng tín hiệuchạytừ phải sang trái.
 Ví dụ, trong hình 7-1:
 Flip-Flop A: LSB
 Flip-Flop D: MSB
3

Ví dụ 7-1
 Ví dụ mạch tạoradaođộng xung vuông có
tầnsố 1Hz.
 Tạoratínhiệu xung vuông 50Hz từ lưới điện.
 Cho điqua bộđếm MOD-50 để chia tầnsố 50 lần.
 Có đượctínhiệu xung vuông tầnsố 1Hz
5
9
Trễ trong bộđếm không đồng bộ
 Cấutrúccủabộđếm không đồng bộ khá
đơngiảnnhưng vấn đề trễ khi truyềntín
hiệuqua mỗiFF sẽ làm hạnchế tầnsố
củabộđếm.
 Vớibộđếm không đồng bộ ta phảicó

T
clock
≥
N
x
t
pd

F
max
=
1/(
N
x
t

Bộđếm đồng bộ MOD-16
14
Hoạt động củamạch
 B thay đổitrạng thái theo xung clock chỉ
khi A = 1.
 C thay đổitrạng thái theo xung clock chỉ
khi A = B = 1.
 D thay đổitrạng thái theo xung clock chỉ
khi A = B = C = 1.
8
15
Bảng chân trị
16
Bộđếmcósố MOD < 2
N
 Sử dụng ngõ vào không đồng bộ (clear,
set) để buộcbộđếmbỏđimộtsố trạng
thái.
 Trong hình 7-2, ngõ ra cổng NAND được
nối đến ngõ vào không đồng bộ CLEAR
củamỗi Flip-Flop.
 Khi A=0, B=C=1, (CBA = 110
2
= 6
10
) ngõ
ra cổng NAND sẽ tích cựcvàcácFF sẽ bị
CLEAR về trạng thái 0.
9
17