Ở khoảng giữa 2 tần số này, độ lợi điện thế thay đổi như hình 5.7. Khi tần số tăng
dần, dung kháng của tụ C càng giảm và v
0
càng giảm. Tương tự như mạch lọc hạ thông, khi f>>f
i
thì A
V
(dB) =-20log(f/f
i
) và độ dốc của giản
đồ cũng là 20dB/decade.

5.4 ÐÁP ỨNG TẦN SỐ THẤP CỦA MẠCH KHUẾCH ÐẠI DÙNG BJT:
Trong đoạn này, ta phân tích mạch khuếch đại dùng cầu chia điện thế, nhưng kết quả
cũng có thể được áp dụng cho các mạch khác.
Tại tần số cắt f
LS
, điện thế tín hiệu vi bằng 70.7% so với giá trị được xác định bởi phương
trình (5.11) và như vậy ta thấy C
S

Giả sử rằng ảnh hưởng của C
S
và C
E
không đáng kể, điện thế ngõ ra sẽ giảm còn 70.7%
so với v
0
ở tần số giữa tại f
LC
. Mạch tương đương xoay chiều ở ngõ ra như hình 5.12. Vậy R
0
= R
C

//r
0
.
C
E
: Ta có thể xem C
E
nhìn hệ thống như hình vẽ 5.13 Ðể xác định ảnh hưởng của C
E
lên độ khuếch đại của mạch, ta xem mạch hình 5.16,
trong đó độ khuếch đại được cho bởi:

khi không có C

E
.
Tần số cắt thấp (tần số tại đó độ lợi giảm 3dB) của mạch sẽ là tần số cắt thấp cao nhất của f
LS
, f
LC
và
f
LE
.

5.5 ÐÁP ỨNG TẦN SỐ THẤP CỦA MẠCH KHUẾCH ÐẠI DÙNG FET:
Việc phân tích một mạch khuếch đại dùng FET ở tần số thấp cũng tương tự như mạch
khuếch đại dùng BJT ở đoạn trước.
Ba tụ điện tạo ảnh hưởng đến độ lợi ở tần số thấp là C
G
, C
C
và C
S
. Ta xem một mạch
khuếch đại dùng FET như hình 5.17. C
G
: Do tụ C
G
nối giữa nguồn tín hiệu và hệ thống linh kiện nên mạch tương đương như hình
5.18. Tần số cắt thấp do ảnh hưởng của C

Ðể xác định R
eq
, ta chú ý mạch tương đương ngõ ra của mạch dùng FET bên trên như
sau:
Ta chú ý là: v
gs
= v
g
- v
S
= v
i
- v
0
.
Ta thay nguồn dòng g
m
v
gs
bằng nguồn điện thế và để tính R
eq
ta cho ngõ vào bằng 0 tức
v
i
= 0. Mạch vẽ lại như hình 5.12b.