Tần số xung đồng hồ: 5MHz. Mạch tích xung đồng hồ được tích hợp có thể sử
dụng thạch anh, mạch RC, LC bên ngoài.
Đơn vò điều khiển được tích hợp.
Có 4 vector ngắt, trong đó có một dành cho nhu cầu ngắt không ngăn được (Non
– Maskable). Và một tương thích với 8080A.
Cổng vào/ra nối tiếp.
Tính nhò phân, thập phân và thập lục phân (tính 16 bit).
Khả năng đònh đòa chỉ trực tiếp 64 Kbyte.
Phần mềm tương thích 100% với Z80.
II.2. CẤU TRÚC PHẦN CỨNG 8085:
Sơ đồ chân của vi xử lý 8085 và sơ đồ logic ở hình 8.
Trong đó chức năng của các chân được trình bày dưới đây:
Chân

Ký hiệu In/Out
3 state

Ý nghóa
1,2 X
1
, X
2
I
X
1
, X
2
là 2 ngõ vào của mạch dao động. Tần số
ngõ vào được chia bơói 2 mạch chia bên trong.
Tần số làm việc phụ thuộc vào loại vi xử lý .
Đối với 8085A là 6 MHz.

÷AD
0
I/O-3
Address/databus: đường đòa chỉ và dữ liệu được
tích hợp chung. Ở trạng thái T
1
của chu kỳ máy
các ngõ này đóng vai trò là ngõ ra đòa chỉ. Các
trạng thái còn lại của chu kỳ máy đóng vai trò
đường dữ liệu.
20 Vss O-3
Ground
28-21

A
15
÷ A
18
O-3
Addess bus: các ngõ này dùng để xuất 8 bit đòa
chỉ cao.
30 ALE O
Addess Latch Enable: ngõ này tạo ra 1 xung ở
trạng thái T
1
của chu kỳ máy để xác đònh A
15
÷
A
8

các dữ liệu cho khối ALU thực hiện phải có một dữ liệu chứa trong thanh ghi A.
Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi
trạng thái đều có chiều dài là 8 bit.
Program Counter và Stack pointer là các thanh ghi 16 bit do đó dung lượng bộ
nhớ 8085A có thể truy xuất là 64K byte.
Bus dữ liệu 8 bit D7 – D0 được đa hợp với 8 bit đòa thấp A7 – A0 tạo thành 8 bit
AD7 – AD0 do đó khi sử dụng Microprocessor 8085A phải giải mã đa hợp các
đường này để tách rời thành các đường đòa chỉ và các đường dữ liệu một cách chính
xác.
Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi
trạng thái F đều có chiều dài là 8 bit. Các thanh ghi này có thể kết hợp lại tạo
thành từng cặp thanh ghi như BC, DE, HL, PSW ( chính là cặp thanh ghi AF).
Thanh ghi trạng thái Microprocessor 8085A có cấu trúc như sau:
S

Z

X

AC

X

P

X

C

7 6 5 4 3 2 1 0

D
7 –
D
0
: Data bus (Bi – Direction)
RESET: reset input
CS\: Chip select
RD\: Read input
WR\: Write input
A
0
-A
1
: Pord Address
PA7 – PA0: Port A
PB7 – PB0: Port B
PC7 – PC0: Port C
8255A giao tiếp với Microprocessor thông qua 3 bus: bus dữ liệu 8 bit D
7
– D
0
,
bus đòa chỉ A
1
A
2
, bus điều khiển RD\, WR\, CS\, Reset.
Mã lệnh, thông tin trạng thái và dữ liệu đều được truqền trên 8 đường dữ liệu
D
7

PC
7
PC
6
PC
5
PC
4
PC
0
PC
1
PC
2
PC
3
PB
0
PB
1
PB
2PA
4
PA
5
PA
6

PB
3

RD\
WR\
RESET

A
0
A
1
CS\

PA7-
PA0

D7
-

7
. Các Port này có thể là các Port Input hoặc Output tùy thuộc vào lệnh
điều khiển, lệnh điều khiển do Microprocessor gởi đến chứa trong thanh ghi lệnh
(còn gọi là thanh ghi điều khiển) để điều khiển 8255A.
Các đường đòa chỉ A
1
A
0
của 8255A dùng để lựa chọn các Port và thanh ghi.
A
1
A
0
= 00
2
dùng để chọn các Port A, A
1
A
0
= 01
2
dùng để chọn các Port B, A
1
A
0

= 10
2
dùng để chọn các Port C, A
1

1
dùng để thiết lập Port B, D
1
= 0: Port B là Port xuất dữ liệu, D
1
= 1:
Port B là Port nhập dữ liệu.
 Bit D
2
dùng để thiết lập Mode điều khiển chg nhóm B:
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
PORT C (LOWER)
1 = INPUT
0 = OUTPUT
PORT B

= 1: Nhóm B hoạt động ở Mode 1.
Các bit D
6
D
5
D
4
D
3
dùng để đònh cấu hình cho nhóm A:
 Bit D3 dùng để thiết lập 4 bit cao của C, D3 = 0: Port C là Port xuất dữ liệu,
D3 = 1: Port C là Port nhập dữ liệu.
 Bit D4 dùng để thiết lập Port A, D4 = 0: Port A là Port xuất dữ liệu, D4 = 1:
Port A là Port nhập dữ liệu.
 Bit D6 D5 dùng để thiết lập Mode điều khiển cho nhóm A:
 D
6
D
5
= 00: Nhóm A hoạt động ở Mode 0.
 D
6
D
5
= 01: Nhóm A hoạt động ở Mode 1.
 D
6
D
5
= 11: Nhóm A hoạt động ở Mode 2.

1
D
0
1

0

1

D
4
D
3
1

D
1
D
0
 Chức năng của các đường tín hiệu được trình bày ở hình vẽ.
Các đường tín hiệu của Port C trở thành các đường điều khiển/ dữ liệu của Port
A.
Bit PC4 trở thành bit STB
A
(Strobe input – tác động mức thấp), được dùng để
chốt dữ liệu các ngõ vào PA7 – PA0 vào mạch chốt bên trong 8225A.
Bit PC5 trở thành bit IBF
A
( Input Buffer full – tác động mức cao), dùng để báo
cho thiết bò bên ngoài biết dữ liệu đã được chốt vào bên trong.

I/O

PC
3
PC
5
PC
4
PC
6,7
INTE
A
RD

1

0

1

1

D
3
X

X

X



1

0

1

0

D
3

X

X

X

PA
7
-
PA
0
Control Word

MODE 1
(PORT A)
 Port A được cấu hình là Port xuất dữ liệu.
 Chức năng của các đường tín hiệu được trình bày ở hình vẽ:
Các đường tín hiệu của Port C trở thành các đường điều khiển dữ liệu của Port

Các đường tín hiệu của Port C trở thành các đường điều khiển/dữ liệu của
port B.
Chức năng của các bit điều khiển giống như nhóm A hoạt động ở Mode 1.
 Port B được cấu hình là Port xuất dữ liệu.
 Chức năng của các đường tín hiệu được trình bày ở hình vẽ
STB
B
IBF
B
INTR
B PC
0
PC
1

PC
2

INTE
B
RD

1

X

X

X


B
INTR
B PC
0
PC
1

PC
2

INTE
B
WR

1

X

X

X

X

1

0

X