MỤC LỤC
Trang
MỞ ĐẦU ………………………………………… 3
PHẦN I. CƠ SỞ LÝ THUYẾT ………………….………………………4
1.1. GIỚI THIỆU VỀ Ý TƯỞNG ……………………………… …… 4
1.2. GIỚI THIỆU VỀ CÁC HÀM LOGIC …………………………………4
1.2.1. Cổng logic cơ bản AND …………………………………… 4
1.2.2. Cổng logic cơ bản OR …………………………………………4
1.2.3. Cổng logic cở bản NAND …………………………………… 5
1.2.4. Cổng logic cơ bản NOR ……………………………………….6
1.3. GIỚI THIỆU VỀ FLIP-FLOP JK…………………………………… 6
1.3.1. Khái niệm …………………………………………………… 6
1.3.2. Bảng chân lý của JK ………………………………………… 7
1.3.3. Phương trình đặc trưng ……………………………………….7
1.3.4. Sơ Đồ logic ……………………………………………………8
1.3.5. Ký hiệu ……………………………………………………… 8
1.4. GIỚI THIỆU DIODE PHÁT QUANG ……………………………… 8
1.4.1. Khái Niệm…………………………………………………… 8
1.4.2. Cấu tạo ……………………………………………………….9
1.5. TỔNG QUAN IC 555…………………………………………………9
1.5.1. Hình dạng thực tế của ic 555 ……………………………… 10
1.5.2. Cấu trúc bên trong ………………………………………… 10
1.5.3. Cấu tạo ……………………………………………………….10
1.5.4. Sơ đồ chân và chức năng từng chân …………………………11
PHẦN II. THIẾT KẾ MẠCH
2.1. SƠ ĐỒ KHỐI CỦA MẠCH ……………………………………… 15
2.2 . KHỐI NGUỒN ………………………………………………………15
2.3. KHỐI TẠO XUNG VUÔNG……………………………………… 16
2.3.1. Tính toán thiết kế …………………………………………….16
2.3.2. Sơ đồ mạch …………………………………………………. 17
2.4. XÂY DỰNG KHỐI ĐẾM …………………………………………….17

không thể thiếu đối với kỹ sư điện tử hiện nay.
Đồ án mạch số giúp sinh viên nghiên cứu và hiểu rõ hơn về những
vấn đề cốt lõi của kỹ thuật số, tăng cường năng lực giải quyết các vấn đề kỹ
thuật trong thực tế.
Sau khi đã được học môn: “Điện tử số” và được sự hướng dẫn của
giảng viên: Th.S. Lê Văn Chương em đã chọn đề tài: “Thiết kế mạch đếm
dị bộ với kđ=28” làm đồ án môn học này. Với mục đích là vận dụng được
những kiến thức điện tử số đã được học vào thiết kế những bài toán ứng
dụng thực tế.
Trong quá trình thực hiện đồ án không tránh khỏi những sai sót, em rất
mong nhận được sự góp ý chỉ bảo thêm của thầy cô và bạn bè để có thể hoàn
thiện hơn cho đề tài.
Em xin chân thành cảm ơn giảng viên: đã chỉ
bảo tận tình trong quá trình thực hiện đề tài này, cảm ơn tất cả mọi ý kiến
đóng góp của thầy cô và bạn bè.
Sinh viên thực hiện !

Nguyễn Văn Quang
3
PHẦN I. CƠ SỞ VỀ LÝ THUYẾT
1.1. GIỚI THIỆU VỀ Ý TƯỞNG.
Thiết kế một mạch đếm các xung vuông do ic 555 tạo ra , sử dụng
triger JK thực hiên với kđ = 28
Và hiển thị xung đếm qua led đơn.
• Đầu tiên tạo ra xung vuông với chu kỳ 1s
• Tiếp theo sử dụng flip-flop jk thực hiện đếm xung
• Hiển thị xung đếm bằng led đơn
1.2. GIỚI THIỆU VỀ CÁC HÀM LOGIC
1.2.1. Cổng logíc cơ bản AND
Hàm lôgic VÀ được định nghĩa theo bảng chân lý sau:

5
Bảng chân lý
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
Kí hiệu cổng NOR

Kí hiệu toán học của cổng NOR: Y=
BA +
1.3. Giới thiệu về Flip-Flop JK.
1.3.1. Khái niệm.
Flip-flop (viết tắt là FF) là mạch dao dộng đa hài hai trạng thái bền ,được
xây dựng trên cơ sở các cổng logic và hoat động theo bảng trạng thái kế tiếp
FF là mạch có khả năng lật lại trạng thái ngõ ra t•y theo sự tác động thích
hợp của ngõ vào.
1.3.2. Bảng chân lý của Flip-Flop JK
T
n
T
n+1
J
n
K
n
Q
n+1
0 0 Q
n

= J
n
Q
n
+ K
n
Q
n
1.3.4. Sơ đồ logic
Hình 1.3.4.Sơ đồ logic
1.3.5. Ký hiệu
1.4. Giới thiệu về điode phát quang
7
1.4.1. khái niệm
Một số loại diode khác có khả năng biến đổi năng lượng điện thành
năng lượng sáng. Diode phát quang sẽ chuyển đổi dòng điện thành ánh sáng
rất hiệu quả trong các loại hiển thị khác nhau và đôi khi có thể sử dụng làm
nguồn phát sáng cho các ứng dụng thông tin bằng sợi cáp quang. Một điện
tử có thể rơi từ dãi dẫn vào một lỗ trống và phát ra năng lượng dưới dạng
một photon của ánh sáng. Các liên quan của xung lượng và năng lượng trong
silicon và germanium như vậy làm cho điện tử phát ra năng lượng dưới dạng
nhiệt năng khi điện tử trở lại từ dãi dẫn xuống dãi hoá trị. Tuy nhiên điện tử
trong tinh thể gallium arsenide sẽ tạo ra photon khi điện tử rơi trở lại từ dãi
dẫn xuống dãi hoá trị. Mặc d• không có đủ điện tử trong tinh thể để tạo ra
ánh sáng có thể nhìn thấy khi áp đặt phân cực thuận, một số lượng lớn điện
tử sẽ được phóng thích từ vật liệu n vào v•ng vật liệu p. Các điện tử đó sẽ
kết hợp với các lỗ trống trong v•ng vật liệu p tại mức năng lượng của dãi
hoá trị, nên các photon sẽ được bức xạ. Cường độ sáng tỷ lệ với tốc độ tái
hợp của các điện tử và do đó tỷ lệ với dòng điện của diode . Diode bằng
gallium arsenide sẽ phát ra sóng ánh sáng tại bước sóng gần dãi hồng ngoại.

* Chân 1: Nối ra mass để náy dòng cung cấp cho IC.
* Chân 2: Chân kích thích.
* Chân 3: Lối ra.
* Chân 4: Xóa - Reset. Khi chân 4 nối mass thì ngõ ra ở mức thấp, còn
khi chân 4 nôi vào mức áp cao thì trạng thái ngõ ra tuỳ theo mức áp ở
chân 2 và 6.
* Chân 5: Điện áp điều khiển, d•ng làm thay đổi mức áp chuẩn trg IC
theo VR hay R ngoài cho nối mass. Tuy nhiên trg các mạch ứng dụng
chân số 5 nối mass qua 1 tụ điện 10nF > 100nF tác dụng lọc bỏ nhiễu
cho mức áp chuẩn ổn định.
* Chân 6: Chân ngưœng, lối vào của 1 tần so áp khác, mạch so sánh d•ng
các Transistor ngược Vcc/3.
* Chân 7: Đầu phóng điện, có thể xem như 1 khoá điện.
* Chân 8: Cấp nguồn nuôi cho IC, nguồn nuôi cho IC khoảng từ +5V 
+15V, tối đa là 18V.
Ký hiệu 0 là mức thấp bằng 0V, 1 là mức cao gần bằng VCC. Mạch FF là
loại RS Flip-flop,
Khi S = 1 thì
Q
= 1 và
Q
= 0
Q
= 1. Sau đó, khi S = 0 thì
Q
= 0 và
Q
=
1.Khi R = 1 thì
Q

Q
vẫn không đổi. Trong khi điện áp tụ C
nhỏ hơn V2, FF vẫn giữ nguyên trạng thái đó.
+ Giai đoạn đầu ra ở mức 0:
Khi tụ C nạp tiếp, Op-amp 2 có V+ lớn hơn V- = 2/3 VCC, R = 1 nên
Q
=
0 và
Q
= 1. Ngõ ra của IC ở mức 0.
Vì
Q
= 1, transistor mở dẫn, Op-amp2 có V+ = 0 bé hơn V-, ngõ ra của
Op-amp 2 ở mức 0. Vì vậy
Q
và
Q
không đổi giá trị, tụ C xả điện thông
qua transistor.
Đây là loại IC tạo xung vuông khá là phổ biến nó được ứng dụng nhiều trên
các mạch điện tử. Đối với bài này là nó chỉ có nhiệm vụ tạo xung vuông với
tần số xác định
● Cách mắc IC để tạo ra xung chuẩn:
Hình 1.5.4.1: Cánh mắc IC 555 để tạo xung chuẩn.
Trong đó tần số của xung ra được tính theo công thức:
f = 1/ ln2 x (R
1
+ 2R
2
) x C

1
: Thời gian điện mức cao
T
s
= ln2 x R
2
x C
1
: Thời gian điện mức thấp
Hình 1.5.4.2: Dạng xung của IC 555.
Chu kỳ toàn phần T bao gồm thời gian có điện
mức cao T
m
và thời gian có điện mức thấp T
s
Từ các công thức trên ta có thể tạo ra một dao động xung vuông có độ rộng T
m

và T
s
bất kỳ.
● Sơ đồ mạch nguyên lý như sau:
Hình 1.5.4.3: Sơ đồ nguyên lý IC 555.
12
PHẦN II. THIẾT KẾ MẠCH
2.1. SƠ ĐỒ KHỐI CỦA MẠCH.

2.2. KHỐI NGUỒN
Trong hầu hết các mạch logic số nguồn nuôi thường duy trì ổn định ở
mức +5V. Do yêu cầu cao của hệ thống các nguồn nuôi thường được chế tạo

mạch tương đối phức tạp đó là khuyếch đại dao động nội từ thạch anh sau đó
phải tiến hành chia tần nhiều lần rất phức tạp. Để có một mạch dao động tạo
xung tương đối chính xác người ta hay d•ng IC 555 bởi giá thành rẻ, lắp ráp
và vận hành tương đối đơn giãn. Trong đồ án này chúng em sử đụng loai IC
này để tạo dao động.
Tần số của xung được tính theo công thức:
Hay t = ln2.C.(R
1
+ 2R
2
)
Trong quá trình thiết kế ta chọn C = 100uf = 100. F = F, R
1
=
10k
Ta có:
T = ln2.C.(R
1
+ R
2
) = 1 s
R
1
+ 2R
2
=
C.2ln
1
=
10

Bước 1 : Phân tích yêu cầu thiết kế , xác định đồ hình trạng thái ban
đầu.
Bước 2 : Xác định số lượng và loại hình FF , chọn lựa mã hóa trạng
thái.
Bước 3 : Vẽ đồ thị dạng sóng , chọn xung đồng hồ.
Bước 4 : Tìm phương trình trạng thái , phương trình ra , kiểm tra tự
khởi động lại .
Bước 5 : Tìm Phương trình kích .
Bước 6 : Vẽ sơ đồ logic .
15
2.4.2. PHÂN TÍCH YÊU CẦU THIẾT KẾ , XÁC ĐỊNH ĐỒ HÌNH
TRẠNG THÁI BAN ĐẦU
N=29 sử dụng 29 trạng thái : S0,S1,S2,S3, ,S25,S26,S27.
Cp xung đếm B chuyển vị
Hình 2.4.2 .a . Mô hình bộ đếm yêu cầu
Hình 2.4.2.b : đồ hình trạng thái ban đầu
2.4.3. XÁC ĐỊNH SỐ LƯỢNG VÀ LOẠI HÌNH FF, CHỌN LỰA MÃ
HÓA TRẠNG THÁI
Vì 2
n
>= N=28 vậy n=5 (2
5
=32)
Chọn FLIP FLOP JK .chọn mã 16 8 4 2 1 , Q5Q4Q3Q2Q1
Hình 2.4.3 : Đồ hình trạng thái sau mã hóa
16
Bộ đếm nghịch
Dị bộ
0 0 0 0 0 0
S0 S1 S2 S12 S13 S14

000 001 011 010 110 111 101 100
Q
5
n
Q
n
4
S27 S0 S2 S1 S5 S6 S4 S3
01 S7 S8 S10 S9 S13 S14 S12 S11
11 S23 S24 S26 S25 X X X X
10 S15 S16 S18 S17 S21 S22 S20 S19
Hình 2.4.5.1.a.Bảng karnaugh trạng thái kế tiếp bộ đếm nghịch
17
Q
3
n
Q
2
n
Q
1
n
000 001 011 010 110 111 101 100
Q
5
n
Q
n
4
00 11011 00000 00010 00001 00101 00110 00100 00011

11 1 1 X X X X
10 1 1 1 1
Hình 2.4.5.1.1
Tối thiểu hóa bảng karnaugh hình Hình 2.4.5.1.1
Q
1
n+1
=
Q
n
1
+ Q
2
n+1
Nhjng xung được dùng (sương xung dương)
S0,S2,S4,S6,S8,S10,S12,S14,S16,S18,S20,S22,S24,S26
Q
3
n
Q
2
n
Q
1
n
000 001 011 010 110 111 101 100
Q
5
n
Q

000 001 011 010 110 111 101 100
Q
5
n
Q
n
4
00 X X X X X X
01 1 X X X X X X
11 1 X X X X X X X
10 1 X X X X X X
Hình 2.5.4.1.3. bảng karbaugh của trạng thái kế tiếp
Tối thiểu hóa bảng karnaugh hình Hình 2.4.5.1.3
Q
3
n+1
= Q
5
n

Q
3
n
+ Q
4
n

Q
3
n

= Q
4
n
Q
3
n
+
Q
4
n

Q
3
n
19
+ Q
5
n+1
Được dùng : S16,S0
Q
3
n
Q
2
n
Q
1
n
000 001 011 010 110 111 101 100
Q

5
n
Q
n
4
00 1
01
11 X X X X
10
Hình 2.4.5.2.Bảng karnaugh của chuyển vị B
Tối thiểu hóa hình 2.4.5.2 ta có:
B =
Q
5
n

Q
4
n

Q
3
n

Q
2
n

Q
1

31 1 1 1 1 1 0
Hình 2.4.5.3.2. Tình huống chuyển đổi trạng thái không được d•ng
20
Từ bảng 2.4.5.3.1 và hình 2.4.5.3.2 ta thấy bộ đếm tự khởi động được
TÌM PHƯƠNG TRÌNH KÍCH
J
1
, K
1
J
1
n
= 1
K
n
1
= 1
J
2,
K
2
J
2
n
= 1
K
2
n
=1
J

=
Q
3
n

K
4
n
= Q
3
n
K
4
n
=
Q
3
n
J
5 ,
K
5
J
5
n
= 1
K
5
n
= 1

4. Giáo trình kỹ thuật số – Học viện công nghệ Bưu chính viễn thông.

25