BÁO CÁO MÔN HỌC
THIẾT KẾ MẠCH SỐ
Đề tài: thiết kế mạch đếm đồng bộ với K
đ
= 16.
I. PH Â N TÍ C H YÊU C Ầ U T H I ẾT KẾ:
Thiết

kế

mạch

đếm

đồng

bộ

với

K
đ

=

16

có

nghĩa



hồ

đưa

đến,

mạch

này

có

thể

đếm

từ

0

=>

15

rồi

lại

đếm


bản

của

các

khối:
Bộ

tạo

xung:

tạo

xung

đồng

bộ

điều

khiển

có

chu



chuyển

từ

0

tới

15

sau

khi

nhận

được

một

xung
đồng

bộ

dưới

dạng



sang

thành

một

dạng

mã

có
thể

biễu

diễn

được.
Bộ

hiển

thị:

nhận

xung

giải

A.

Bộ

tạo

xung
Dựa

vào

chế

độ

tạo

xung

vuông

của

mạch

đa

hài

phiếm

đếm.
Công

nghệ

chế

tạo:

TTL

-

transistor-transistor

logic
Lí

do:

IC555

phổ

biến

và

đơn



-

chân
nối

mass.
cho

nối

GND

để

lấy

dòng

cấp

cho

IC

hay

chân

còn


thích

bên

ngoài

khi
mạch

làm

việc

ở

chế

độ

đa

hài

đơn

ổn.
Đây

là

chốt

hay

ngõ

vào

của

1

tần

so

áp.Mạch

so

sánh

ở
đây

dùng

các

transitor

là

chân

dùng

để

lấy

tín

hiệu

ra

logic.

Trạng

thái

của
tín

hiệu

ra

được

ứng

với

gần

bằng

Vcc

nếu

(PWM=100%)

và

mức

0
tương

đương

với

0V

nhưng

mà

->0.75V)

.
Chân

4:

(Reset)

-

Chân
xóa
,

nó

có

thể

điều

khiển

xóa

điện

áp

thấp)
Dùng

lập

định

mức

trạng

thái

ra.

Khi

chân

số

4

nối

masse

thì
ngõ



ngõ

ra

tùy

theo

mức

áp

trên

chân

2

và

6.Nhưng

mà
trong

mạch

để



điện

áp
điều

khiển
dùng

làm

thay

đổi

mức

áp

chuẩn

trong

IC.

Tuy

nhiên

trong


tác

dụng

lọc

bỏ

nhiễu

cho

mức

áp

chuẩn

ổn

định.
Chân

6:

(Threshold)

–
Điện

và
cũng

được

dùng

như

1

chân

chốt.
Chân

7:

(Discharge)

–
Chân

phóng

điện
có

thể



chân

3

.Khi

chân

3

ở

mức

áp

thấp

thì

khóa
này

đóng

lại.ngược

lại



555

dùng

như

1

tầng

dao

động

.
Chân

8:

(Vcc) Cấp

nguồn

nuôi

cho

IC.


vỏ

ICNE555
Cấu

tạo

bên

trong

&

Nguyên

lý

hoạt

động

:
Nguyên

tác

họat

động: Chân


này

có cùng

điện

áp

là

điện

áp

trên

tụ

C1,

để

so

sánh

với

điện



0.01

µF

nối

mass

để

lọc

nhiểu

tần

số

cao có

thể

làm

ảnh

hưởng

điện


áp

trên

tu

nhỏ

hon

1/3

Vcc

nên

OP-AMP

(1)

ngõ

ra

mức

0,

OP-AMP

ở

chân

Q
-

qua

cổng

"not"
chân

OUTPUT

(3)

ra

ở

mức

1.

Transistor

T1


-Giai
đọan
2

:

sau

khoang

thời

gian

tụ

C1

được

nạp

qua



có

ngõ

ra

mức

0

,OP-AMP

(1)

ngõ

ra

tiếp

tục

giử
mức

0.

Mach



được

kích

nên

ngưng

dẩn.

Tự

C1

tiếp

tục

dược

nap.
-Giai
đọan

OP-AMP(1)

có

ngõ

ra

ở
mức

1.Chận

reset

của

mạch

Flipflop

được

kích

,nên

Q-

ở

dẩn,

tụ

C1

bắt

đầu

xả

qua

điện

trở

R2

vào
chân

7

của

IC

555

C1

xả

điện

áp

và

nhỏ

hơn

2/3

Vcc

,

OP-AMP

(1)

có

ngõ

ra



mức

1,

ngõ

ra

vẩn

ở

mức
không

.Transistor

T1

tiêp

tưc

dẩn

,tụ

C1



lức

nhỏ

hon

1/3Vcc,

lúc

này

OP-AMP(2)

có

ngõ

ra
mức

1,

OP-AMP

(1)

có



,OUTPUT

ra

mức

1.Transistor

ngưng

dẫn,

tụ

C1

bắt

đầu

nạp

và

quai

lai

giai


xung)

phụ

thuộc

vào

tốc

độ

nạp

của

tụ

C

từ

nguồn
cung

câp,

nghĩa


).C
1

ta

có:
T
1

=

(R
1
+R
2
)ln2
Thời

gian

không

có

xung

T
2

(thời

số

7,

nghĩz

là

tỉ

lệ

với

hằng

số

thời

gian

τ
p

=

R
2
C


1

=
1 =
1 
1 . 4 4 T
1
T

+



).

1
C
R
1

=

10kΩ
R
2

=

10kΩ
C
1
=

47μF
f

 1 . 4 4
µ

F


Cứ

1s

sẽ

có

một

xung

điều

khiển

đến

bộ

phận

đếm.
B.



sử

dụng

là

74ls90

vì

nó

là

vi
mạch

đếm

module

10

vi

mạch

này



đồ

chân:
STT Tên

Chân

–

Kí

hiệu Chức

năng
1 CP
1

(input

B) Chân

đầu

vào

đưa

xung



thiết

lập

chế

độ

làm việc

của

IC
3 MR
2

(R0
2
) Một

trong

hai

chân

Reset,

thiết


cấp

:

Nguồn

một

chiều

+5V
6 MS
1

(R9
1
) Một

trong

hai

chân

Set,

thiết

lập

chế

độ

làm

việc
của

IC
8 Q
2

(Q
C
) Một

trong

bốn

chân

đầu

ra

của

IC

) Một

trong

bốn

chân

đầu

ra

của

IC
12 Q
0

(Q
A
) Một

trong

bốn

chân

đầu



đưa

xung

đồng

hồ

vào

flip

flop

A
(flip

flop

đầu

tiên)
Nhận

xét:

IC74LS90

có


các

chân

CLK

gồm

CP
1

(input

B);

CP
0

(input

A);

Vcc


Đầu

ra:



thiết

lập

chế

độ

làm

việc

của

IC74LS90:


Đầu

vào:

MR
1

(R0
1
);

MR

);

Q
1

(Q
B
);

Q
2

(Q
C
);

Q
3

(Q
D
)