BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
NGUYỄN MINH QUÝ
PHÂN TÍCH ẢNH HƯỞNG CỦA TRỄ TRUYỀN THÔNG ĐẾN
HIỆU NĂNG CỦA HỆ THỐNG TÍNH TOÁN SONG SONG
LUẬN ÁN TIẾN SĨ KỸ THUẬT PHẦN MỀM
Hà Nội -2015
i
LỜI CAM ĐOAN
Tôi xin cam đoan luận án này là công trình nghiên cứu khoa học của tôi
dưới sự hướng dẫn của PGS.TS Huỳnh Quyết Thắng và TS Hồ Khánh Lâm
và không trùng lặp với bất kỳ công trình khoa học nào khác. Các số liệu trình
bày trong luận án đã được kiểm tra kỹ và phản ánh hoàn toàn trung thực. Các
kết quả nghiên cứu do tác giả đề xuất chưa từng được công bố trên bất kỳ tạp
chí nào đến thời điểm này ngoài những công trình của tác giả.
Hà Ni, ngày 2 tháng 6 5
XÁC NHẬN CỦA TẬP THỂ HƯỚNG DẪN
GV. HƯỚNG DẪN 1
GV. HƯỚNG DẪN 2
TÁC GIẢ LUẬN ÁN
PGS.TS Huỳnh Quyết Thắng
Tác giả: Nguyễn Minh Quý
iii
MỤC LỤC
Mở đầu 1
1. Lý do chọn đề tài 1
2. Mục tiêu nghiên cứu 2
3. Đối tượng và phạm vi nghiên cứu 2
3.1 Đối tượng nghiên cứu 2
3.2 Phạm vi nghiên cứu 2
4. Ý nghĩa khoa học và thực tiễn của đề tài 2
4.1 Ý nghĩa khoa học 2
4.2 Ý nghĩa thực tiễn 3
5. Kết quả đạt được 3
6. Bố cục của luận án 3
Chương 1. Tổng quan 5
1.1 Kiến trúc tính toán song song 5
1.1.1 Khái niệm 5
1.1.2 Các loại xử lý song song 5
1.1.3 Mô hình tính toán song song 9
1.2 Hiệu năng trong hệ thống tính toán song song 12
1.2.1 Khái niệm hiệu năng 12
1.2.2 Thời gian thực thi 12
1.2.3 Tổng chi phí song song 13
1.2.4 Mức tăng tốc 13
1.2.5 Tính hiệu quả 14
1.2.6 Tính mở rộng 14
1.3 Các kỹ thuật phân tích, đánh giá hiệu năng 15
1.3.1 Mô hình phân tích 15
1.3.2 Mô hình mô phỏng 16
2.5 Kết chương 57
Chương 3. Phân tích ảnh hưởng của trễ truyền thông đến hiệu năng của
hệ thống tính toán song song sử dụng chip đa lõi 58
3.1 Hiệu năng kiến trúc chip đa lõi 58
3.1.1 Chip đa lõi SMC, AMC và DMC 58
3.1.2 Phân tích, đánh giá hiệu năng thông qua mức tăng tốc 59
3.2 Phân tích ảnh hưởng của mạng liên kết đến hiệu năng của hệ thống tính
toán song song có sử dụng chip đa lõi bằng mạng hàng đợi đóng có nghiệm
dạng tích các xác suất 66
3.2.1 Mô hình nghiên cứu 66
3.2.2 Phân tích ảnh hưởng của trễ truyền thông đến hiệu năng 68
3.3 Phân tích ảnh hưởng của mạng liên kết đến hiệu năng của hệ thống tính
toán song song có sử dụng chip đa lõi bằng mạng Petri thời gian tổng quát -
GSPN 76
3.3.1 Mô hình hóa hệ thống bằng GSPN 77
3.3.2 Mô phỏng hệ thống 79
3.3.3 Kết luận 80
3.4 Kết chương 80
Chương 4. Phân tích ảnh hưởng của trễ truyền thông đến hiệu năng của
hệ thống tính toán song song ghép cụm 81
4.1. Trễ truyền thông trong các hệ thống tính toán song song ghép cụm 81
4.1.1. Hiệu năng của hệ thống tính toán soang song ghép cụm 81
4.1.2 Ảnh hưởng của trễ truyền thông đến hiệu năng 84
v
4.2 Sử dụng mạng hàng đợi đóng có nghiệm dạng tích các xác suất để phân
tích ảnh hưởng của trễ truyền thông đến hiệu năng trong hệ thống tính toán
song song ghép cụm 87
4.2.1 Đánh giá ảnh hưởng của trễ truyền thông bằng mô hình mạng hàng đợi
đóng có nghiệm dạng tích 87
Ý nghĩa đầy đủ bằng tiếng Anh
Ý nghĩa bằng tiếng Việt
1
2DMesh
2 Dimension Mesh
Lưới hai chiều
2
2DTorus
2 Dimension Torus
Lưới vòng hai chiều
3
3DTorus
3 Dimension Toros
Lưới vòng ba chiều
4
AMC
Asymmetric Multicore Chip
Chip đa lõi bất đối xứng
5
APN
Algebra Petri Net
Mạng Petri toán học
6
CDF
Cumulative Density Functions
Hàm mật độ tích lũy
7
CPFQN
Closed Product Form Queuing
Network
Graph Petri Net
Mạng Petri đồ thị
15
GPU
Graphic Processing Unit
Bộ xử lý đồ họa
16
GSPN
Generalized Stochastic Petri Net
Mạng Petri ngẫu nhiên
tổng quát
17
HPC
High Performance Computing
Tính toán hiệu năng cao
18
MIMD
Multiple Instruction stream
Multiple Data stream
Đa dòng lệnh đa dòng dữ
liệu
19
MISD
Multiple Instruction stream
Single Data stream
Đa dòng lệnh đơn dòng dữ
liệu
20
MPI
Message Passing Interface
26
SCPN
Stochastic Color Petri Net
Mạng Petri màu ngẫu nhiên
27
SIMD
Single Instruction Multiple Data
Đơn lệnh đa dữ liệu
28
SISD
Single Instruction Single Data
Đơn lệnh đơn dữ liệu
29
SMC
Symmetric Multicore Chip
Chip đa lõi đối xứng
30
SPN
Stochastic Petri Net
Mạng Petri ngẫu nhiên
31
TPN
Timed Petri Net
Mạng Petri có thời gian viii
Danh mục các bảng
Bảng 3.1 Các đánh dấu 79
data
) với Infiniband DDR 12x, n=9 nút 85
Bảng 4.5 Danh sách các vị trí trong processor 93
Bảng 4.6 Các chuyển tiếp có trễ kích hoạt của processor 93
Bảng 4.7 Các chuyển tức thời (trễ thời gian = 0) của processor 93
Bảng 4.8 Danh sách các vị trí trong processor 94
Bảng 4.9 Các chuyển tiếp có trễ kích hoạt 94
Bảng 4.10 Các chuyển tức thời (trễ thời gian = 0) của Interconnect 94
Bảng 4.11 Các thông số hiệu năng 96
Bảng 4.12 Số lượng khóa theo độ dài xâu 103
ix
Danh mục các hình vẽ, đồ thị
Hình 1.1 Trao đổi dòng lệnh, dòng dữ liệu trong một máy tính đơn giản 6
Hình 1.2 SISD-Đơn dòng lệnh, đơn dòng dữ liệu 6
Hình 1.3 SIMD- Đơn dòng lệnh, đa dòng dữ liệu 7
Hình 1.4 MISD- Đa dòng lệnh, đơn dòng dữ liệu 7
Hình 1.5 MIMD- Đa dòng lệnh, đa dòng dữ liệu 8
Hình 1.6 Kiến trúc của CPU đa lõi 9
Hình 1.7 Mô hình tính toán song song sử dụng thêm GPU 10
Hình 1.8 Mô hình xử lý song song sử dụng cụm máy tính 11
Hình 1.9 Mô hình hệ thống tính toán song song sử dụng cụm máy tính 12
Hình 1.10 Mức tăng tốc và số phần tử tham gia xử lý 14
Hình 1.11 Minh họa chi phí về thời gian trong xử lý song song 19
Hình 1.12 Mô hình bộ nhớ chia sẻ và bộ nhớ phân tán 20
Hình 1.13 Một số mạng liên kết phổ biến 21
Hình 2.1 Mô hình của trung tâm phục vụ 26
Hình 2.2 Mạng mở các hàng đợi 29
Hình 2.3 Mạng đóng các hàng đợi 29
Hình 2.4 Mạng kết hợp 30
Hình 4.3 So sánh trễ truyền thông của một số cấu hình mạng liên kết 86
sử dụng Infiniband DDR 12X và n=9 processor nodes 86
Hình 4.4 CPFQN của hệ thống tính toán song song cho các ứng dụng gồm các
nhiệm vụ song song không đồng bộ 88
Hình 4.5 a. Thông lượng của hệ thống với cấu hình 2DMesh 89
Hình 4.5 b. Thông lượng của hệ thống với cấu hình 2DTorus 90
Hình 4.5 c. Thông lượng của hệ thống với cấu hình 3DTorus 90
Hình 4.5 d. Thông lượng của hệ thống với cấu hình Hypercube 91
Hình 4.6 Sơ đồ mô tả hệ thống 5 nút bằng SCPN 92
Hình 4.7 SCPN của Interconnect 94
Hình 4.8 SCPN của hệ thống xử lý tính toán song song ghép cụm 2DTorus. 95
Hình 4.9 Kịch bản 1, 8 gói tin 97
Hình 4.10 Kịch bản 2, 8 gói tin 98
Hình 4.11 Kịch bản 1, 16 gói tin 98
Hình 4.12 Kịch bản 2, 16 gói tin 98
Hình 4.13 Kịch bản 1, 32 gói tin 98
Hình 4.14 Kịch bản 2, 32 gói tin 99
xi
Hình 4.15 Kịch bản 1, 64 gói tin 99
Hình 4.16 Kịch bản 2, 64 gói tin 99
Hình 4.17 Mô hình thử nghiệm 100
Hình 4.18 Quy trình khôi phục mật khẩu MS Word 101
Hình 4.19 Mô hình xử lý song song sử dụng CPU đa lõi và cụm tính toán . 102
Hình 4.20 Chia không gian khóa cho các lõi và nút xử lý 103
Hình 4.21: Thuật toán tìm khóa trên một lõi xử lý 105
Hình 4.22 Chạy trên một nút và sử dụng 1 lõi 106
Hình 4.23 Chạy trên một nút và sử dụng 4 lõi 107
Hình 4.24. Chạy trên 2 nút, mỗi nút sử dụng 2 lõi 107
Hình 4.25 Kết quả thử nghiệm 109
trọng thường hay đề cập đến, đó chính là Hi. Trên thực tế, khi người ta thêm
các nút tính toán vào hệ thống thì đều mong muốn hiệu năng hay tốc độ của hệ
thống sẽ tăng lên tương ứng. Tuy nhiên, một điều rất rõ ràng là tốc độ tăng lên này
sẽ có xu hướng chậm lại. Có rất nhiều nguyên nhân ảnh hưởng đến hiệu năng của
toàn bộ hệ thống, có thể kể ra như: cấu trúc mạng liên kết, các trễ truyền thông, kiến
trúc bộ nhớ chia sẻ, kiến trúc cache, kiến trúc chip đa lõi, thuật toán của người lập
trình, công cụ phần mềm hỗ trợ lập trình song song v.v…[67].
Như vậy, việc xác định và phân tích rõ ảnh hưởng của các yếu tố đến hiệu năng
của hệ thống là một bài toán vô cùng quan trọng và cần thiết bởi vì khi đã xác định
rõ sự ảnh hưởng của các thông số này, người ta hoàn toàn có thể điều chỉnh chúng
để có được hiệu năng phù hợp nhất cho hệ thống.
Luận án này sẽ đi vào nghiên cứu phân tích ảnh hưởng của trễ truyền thông đến
hiệu năng của các hệ thống tính toán song song.
2
2. Mục tiêu nghiên cứu
Mục tiêu nghiên cứu của luận án là phân tích ảnh hưởng của trễ truyền thông
(Communication Overhead) tới hiệu năng của hệ thống tính toán song song và đề
xuất công thức tính toán trễ truyền thông ứng với một số cấu trúc mạng liên kết phổ
biến. Ngoài ra, luận án tiến hành thiết kế và thử nghiệm phần mềm thám mã mật
khẩu trong MS Office Word chạy trên nền hệ thống tính toán song song để cho thấy
rõ sự ảnh hưởng của trễ truyền thông đến hiệu năng của hệ thống. Phương pháp lý
thuyết được sử dụng để phân tích trễ truyền thông trong luận án là mạng hàng đợi
và mạng Petri.
Các hệ thống tính toán song song đề cập trong luận án bao gồm tính toán song
song trong phạm vi một bộ vi xử lý và trong một cụm tính toán. Từ các kết quả này
sẽ trả lời được một số câu hỏi:
- Trễ truyền thông sẽ ảnh hưởng như thế nào đến hiệu năng của hệ thống. Công
thức để xác định trễ cụ thể tương ứng với mỗi kiến trúc mạng liên kết là gì!?.
nhau để giảm thiểu nhất trễ truyền thông, từ đó có được hiệu năng cao nhất cho toàn
bộ hệ thống.
Dựa vào công thức tính toán trễ được đề xuất, các hệ thống phần mềm tính toán
có thể tìm các giải pháp về thuật toán trong chương trình để giảm thiểu các truyền
thông không cần thiết, tránh được các trễ khi thực hiện giao tiếp giữa các nút tính
toán.
Phần xây dựng chương trình và thuật toán thám mã mật khẩu của MS Office
Word có thể mở rộng để xử lý trên hệ thống với nhiều nút tính toán hơn và có tích
hợp các bộ tăng tốc đồ họa để có thể giải quyết nhiều bài toán thám mã tương tự
khác, như khôi phục mật khẩu MS Excel, tệp zip, mật khẩu windows, v.v
5. Kết quả đạt được
Các kết quả chính của luận án, gồm:
Thứ nhất: Xây dựng được công thức tính trễ truyền thông (Công thức 4.5) cho
một số mạng liên kết trong hệ thống tính toán song song ghép cụm. Công thức này
có thể được sử dụng để tính trễ truyền thông cho hầu hết các cấu trúc mạng liên kết
đa xử lý phổ biến như mạng liên kết lưới hai chiều (2Dmesh), lưới ba chiều
(3Dmesh), lưới vòng hai chiều (2Dtorus),
Thứ hai: Tiến hành phân tích ảnh hưởng của mạng liên kết đến hiệu năng của
hệ thống tính toán song song có sử dụng chip đa lõi thông qua sử dụng mạng hàng
đợi đóng có nghiệm dạng tích các xác suất và mạng Petri thời gian tổng quát.
Thứ ba: Tiến hành phân tích ảnh hưởng của trễ truyền thông đến hiệu năng của
hệ thống tính toán song song ghép cụm. Sử dụng mạng hàng đợi CPFQN và mạng
Petri để tiến hành phân tích và đánh giá ảnh hưởng của mạng liên kết đến hiệu năng
của hệ thống cho các kiến trúc điển hình (lưới hai chiều, lưới vòng hai chiều, lưới
lưới ba chiều, lưới vòng ba chiều, siêu lập phương - Hypercube).
Thứ tư: Thiết kế thuật toán và chương trình thám mã mật khẩu MS Word chạy
trên hệ thống cụm máy tính sử dụng bộ vi xử lý đa lõi, có thể mở rộng chạy trên hệ
thống nhiều nút tính toán.
6. Bố cục của luận án
Nội dung của luận án gồm 4 chương, cụ thể như sau:
Chương 1. Tổng quan
Ni dung cng quan các v n tính
toán song song, bao gm các kin trúc tính toán song song, hi
toán song song và tng quan các k thu
nghiên cu liên c v phân tích hi cp
và phân tích. Phn ti xut các nhim v c nghiên cu, gii quyt
trong lun án.
1.1 Kiến trúc tính toán song song
1.1.1 Khái niệm
Tính toán song song là một dạng tính toán trong đó nhiều lệnh được thực hiện
đồng thời [35]. Tính toán song song vận hành trên nguyên tắc là các bài toán lớn
được chia ra thành những phần nhỏ mà những phần nhỏ này có thể được thực hiện
song song. Tính toán song song đã được sử dụng từ nhiều năm nay, chủ yếu cho
những tính toán hiệu năng cao và là một đặc điểm quan trọng trong kiến trúc máy
tính hiện đại, nhất là trong các bộ xử lý nhiều lõi [22].
Tính toán song song có một số dạng khác nhau [10]:
- Song song mức bit
- Song song mức lệnh
- Song song dữ liệu.
- Song song nhiệm vụ.
Có 3 kiểu song song có thể có trong một chương trình thực hiện [49]:
- Song song dữ liệu: nhiều khoản dữ liệu có thể được xử lý trong cùng một
cách và ở cùng một thời gian.
- Song song chức năng: chương trình có các module khác nhau và độc lập
với nhau có thể được thực hiện đồng thời.
- Chồng lấn nhau (overlapped)/song song tạm thời (temporary parallelism):
chương trình có một chuỗi các nhiệm vụ (task) có thể được thực hiện theo
kiểu chồng lấn nhau. Hình thức quan trọng nhất của chồng lấn nhau là kỹ
thuật đường ống (pipelining).
1.1.2 Các loại xử lý song song
M
I
và M
D
được bộ xử lý thực hiện như sau [30]:
a) - SISD
Đơn dòng lệnh đơn dòng dữ liệu có M
I
= 1, M
D
= 1. Đây là hệ thống đơn xử lý,
là máy tính kiến trúc Von Neumann cổ điển chỉ với một bộ xử lý (Hình 1.2) gồm
đơn vị điều khiển (Control Unit - CU), phần tử xử lý (Processing Element - PE) và
bộ nhớ M (Memory). Các lệnh được thực hiện tuần tự nhưng có thể gối chồng theo
đường ống. Hầu hết các hệ thống đơn dòng lệnh đơn dòng dữ liệu hiện nay đều có
đường ống lệnh, một số đơn vị chức năng, như các bộ đồng xử lý toán học bổ sung,
các đơn vị tính các vector, các bộ xử lý đồ họa và xử lý vào/ra.
Hình 1.2 SISD-
Thông thường người ta phân chia các máy tính SISD ra thành hai nhóm [59]:
- Đơn dòng lệnh đơn dòng dữ liệu với một đơn vị chức năng hay các máy
tính hướng tuần tự (serial scalar computer): IBM 701, IBM 1620, IBM
7090, VAX 11/780.
- Đơn dòng lệnh đơn dòng dữ liệu có nhiều hơn một đơn vị chức năng:
CDC 6600, CDC Cyber 205, CDC-NASF, CDC Star 100, Cray-1, FPS-
164, FPS AP-120B, Fujitsu VP 200, Fujitsu FACOM-230/75, IBM
360/91, IBM 370/168UP, IBM 3838, TI-ASC. Những loại này đều là
máy tính vector.
Tốc độ thực hiện của các máy tính đơn dòng lệnh đơn dòng dữ liệu được đo
bằng đơn vị triệu lệnh trên giây – MIPS (Million of Instructions Per Second)
, i = 1, 2,…, n) có bộ nhớ cục bộ riêng (M
i
, i=1, 2, …n). Chương trình chứa
trong bộ nhớ chung M và được chuyển đến đơn vị điều khiển để giải mã và điều
khiển thực hiện (Hình 1.3).
Các máy tính đơn dòng lệnh đa dòng dữ liệu cũng có kiến trúc Von Neumann
nhưng với các lệnh lớn. Phổ biến là các véc-tơ SIMD, mảng SIMD. Các máy tính
đơn dòng lệnh đa dòng dữ liệu như những bộ xử lý mảng (Array Processor) vì mảng
gồm n bộ xử lý. Ví dụ những máy tính kiểu SIMD: ILLIAC-IV, BSP, MPP, PEPE,
STARAN, DAP và CM-1 (Connection Machine), MasPar MP-1&2, CM-200. Tốc
độ trong đơn vị đo là triệu phép tính dấu phảy động/giây (Mega FLoating-point
Operations Per Second – MFLOPS).
Hình 1.3 SIMD-
c) - MISD
Hình 1.4 MISD-
M
I
> 1, M
D
= 1. Trong những hệ thống dạng này (Hình 1.4) một chuỗi dữ liệu từ
bộ nhớ chung M được chuyển đến dãy các bộ xử lý được điều khiển bởi các đơn vị
điều khiển riêng và thực hiện các dòng lệnh khác nhau.
Trên thực tế, không có nhiều bộ xử lý song song thuộc loại này. Có thể các máy
tính như Cray-1 và CYBER 205 của Control Data Corporation có tính năng xử lý
đường ống (pipeline processing) được liệt vào nhóm đa dòng lệnh đơn dòng dữ liệu.
PE
1
CU
2
CU
n
PE
1
PE
2
PE
n
I1
I2
In
I
M
D
8
d) - MIMD
M
I
> 1, M
D
> 1. Trong hệ thống đa dòng lệnh đa dòng dữ liệu có tập hợp n phần
tử xử lý thực hiện đồng thời n dòng lệnh trên các dòng dữ liệu khác nhau (Hình
2
CU
n
PE
1
PE
2
PE
n
M
I
1
I
2
I
n
D
1
Bộ điều khiển bộ nhớ
Bộ nhớ L3
Bộ nhớ L2
Bộ nhớ L2
Bộ nhớ L2
Bộ nhớ L2
Bộ nhớ L1
Bộ nhớ L1
Bộ nhớ L1
Bộ nhớ L1 Lõi #1
Lõi #2
Lõi #3
Lõi #4
Mạng liên kết
10
Hình 1.6 mô tả kiến trúc của bộ xử lý đa lõi, trong đó một bộ xử lý gồm 4 lõi
(Lõi#1 đến Lõi#4), mỗi lõi có bộ nhớ cache L1 và L2 riêng, còn cache L3 được sử
dụng chung (chia sẻ). Các lõi truy cập đến bộ nhớ cache L3 thông qua một mạng kết
Hình 1.8
Ưu điểm lớn nhất của mô hình này là khả năng mở rộng hầu như không bị hạn
chế và các máy tính tham gia tính toán không nhất thiết phải cùng một cấu hình
cũng như không nhất thiết phải chạy trên cùng một nền tảng hệ điều hành hay phần
mềm.
Tuy nhiên, có một vấn đề khi triển khai tính toán song song sử dụng mô hình
này là tính ổn định của hệ thống bởi không thể đảm bảo được rằng tất cả các máy
tính tham gia tính toán không gặp lỗi trong quá trình thực hiện. Do vậy, khả năng
kháng lỗi luôn là một nhiệm vụ cần phải được quan tâm. Hadoop framework [74] là
một hệ thống tiêu biểu thực hiện rất tốt yêu cầu này.
Việc lập trình song song với mô hình này có thể thực hiện theo rất nhiều cách.
Thông thường sẽ có một chương trình điều khiển chạy trên máy “Master”, có nhiệm
vụ quản lý tác vụ, phân công công việc và tập hợp kết quả. Các chương trình thực
hiện tính toán sẽ chạy trên các máy “Slave”. Các slave sẽ nhận chỉ thị công việc từ
Master, sau đó thực hiện tính toán và gửi trả lại kết quả. Giữa Master và Slave có
thể giao tiếp với nhau theo kịch bản/giao thức mà người lập trình thiết kế và sử
dụng giao thức mạng TCP hoặc UDP để truyền nhận các gói tin. Tuy nhiên, một
giải pháp được sử dụng rộng rãi và được xem như một chuẩn trong các hệ thống
song song đó là dùng MPI (Message Passing Interface) [73].
Hình 1.8, thể hiện một hệ thống nối mạng gồm các nút tính toán (thường là các
máy tính cá nhân hoặc máy chủ cấu hình mạnh) cùng tham gia xử lý song song. Các
nút tính toán này có thể nối với nhau qua đường mạng tốc độ cao (Ví dụ các Switch
Infiniband tốc độ khoảng 48 Gbps, 60 Gbps, ). Hoặc cũng có thể dùng các thiết bị
kết nối mạng thông thường khác 100Mbps, 1Gbps , tùy thuộc vào từng yêu cầu.
d)
Trong thực tế, mô hình tính toán song song sử dụng chip đa lõi và cụm máy tính
ở trên khá phổ biến. Tuy nhiên, cũng đã có nhiều nghiên cứu đề xuất và triển khai
thành công mô hình tính toán kết hợp của cả hai mô hình này, hay còn được gọi là
tính toán song song hai cấp. Tiêu biểu như hệ thống tính toán song song của
ElcomSoft [65] để phá mật khẩu, Hadoop framework trên môi trường cụm máy tính
s
hay T
1
(Số 1 thể hiện là có một đơn vị xử lý). Thời gian thực thi song song là
Copyright: Tài liệu đại học ©