TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA ĐIỆN TỬ
ĐỒ ÁN MÔN HỌC
THIẾT KẾ HỆ ĐIỀU HÀNH THỜI GIAN
THỰC TRÊN HỌ VĐK 8051
Lời nói đầu.
Trường ĐH công nghiệpHà Nội tiền thân là trường cao đẳng công nghiệp Hà Nội
được hình thành và phát triển với một bề dầy lịch sử, là cái nôi đào tạo công nhân kĩ
thuật cao . Cùng với sự phát triển và đi lên của nhà trường, khoa Điện tử -Tự động hóa
măc dù là một khoa mới được thành lập nhưng đã đóng góp không nhỏ vào thành công
của nhà trường .
Trong thời đại ngày nay đất nước ta đang trên đường hội nhập quốc tế đặc biệt là
hội nhậpWTO. Đất nước ta đang trên đà phát triển mạnh mẽ để bắt kịp thế giới chúng ta
phải thực hiện chính sách đi tắt đón đầu .Như chúng ta đã biết thế kỷ 21 là thế kỷ của
công nghệ thông tin và tự động hóa cả hai ngành này đều liên quan mật thiết đến Điện
tử.
Ngành công nghiệp Điện tử đang phát triển rất mạnh mẽ trên thế giới ở những nước
công nghiệp phát triển ,ở nước ta điện tử là một ngành thực sự là mới mẻ nhưng được
nhà nước quan tâm đặc biệt .
Tại trường ĐH công nghiệp Hà Nội, khoa Điện tử- Tự động hóa tổ chức đào tạo ba
ngành: điện tử công nghiệp , điện tử viễn thông, điện tử máy tính.
Vi Điều Khiển là môn học trực thuộc bộ môn điện tử công nghiệp, TBĐKCN đã và
đang dần được số hóa. Được sự phân công và hướng dẫn của thầy Nguyễn Anh Dũng,
nhóm em gồm:Nguyễn Công Đạt, Nguyễn Văn Tân, Nguyễn Công Đạt, đã nghiên cứu đề
tài về điều khiển từ xa dùng cảm biến hồng ngoại. Mặc dù cố gắng rât nhiều trong việc
tìm hiểu tài liệu và được sự hướng dẫn nhiệt tình của thầy giáo nhưng do còn nhiều
hạn chế nên không tránh khỏi những thiếu sót về tài liệu, về ngôn ngữ, cách trình bày
Chúng em rất mong được thông cảm và góp ý của thầy.
Cuối cùng chúng em xin chân thành cảm ơn!
Hà Nội Ngày: 1/2/2010
Nhóm sinh viên:

Sau đây là sơ đồ khối tổng quan của 8051
I-Cấu trúc phần cứng họ 8051( AT 89S52)
Sơ đồ chân AT 89S52
Bộ vi điều khiển AT89S52 gồm các khối chức năng chính sau đây:
CPU( Central Processing Unit) bao gồm:
- Thanh ghi tích luỹ A
- Thanh ghi tích luỹ phụ B, dùng cho phép nhân và phép chia
- Đơn vị logic học( ALU: Arithmetic Logical Unit)
- Từ trạng thái chơng trình( PSW: Progam Status Word)
- Bốn băng thanh ghi
- Con trỏ ngăn xếp
Bộ nhớ chơng trình( Bộ nhớ ROM) gồm 8Kb Flash.
Bộ nhớ dữ liệu( Bôn nhớ RAM) gồm 256 bytes.
Bộ UART( Universal Ansynchronous Receiver and Tranmitter) làm chức
năng truyền nhận nối tiếp, nhờ khối này, AT89S52 có thể giao tiếp với máy
tính qua cổng COM.
3 bộ Timer /Counter 16 bít thực hiện các chức năng định thời và
đếm sự kiện.
WDM( Watch Dog Timer) đợc dùng để phục hồi lại hoạt động
của CPU khi nó bị treo bởi một nguyên nhân nào đó. WDM ở AT89S52 gồm
một bộ Timer 14 bít, một bộ Timer 7 bít, thanh ghi WDTPRG( WDT
programable) điều khiển Timer 7 bit và một thanh ghi chớc năng
WDTRST( WDM register). Bình thờng WDT không hoạt động( bị cấm), để
cho phép WDT, các giá trị 1EH và E1H cần phải đợc ghi liên tiếp vào thanh
ghi WDTRST. Timer 14 bit của WDT sẽ đếm tăng dần sau mỗi chu kỳ đồng
hồ cho đến giá trị 16383 thì xảy ra tràn. Khi xảy ra tràn, chân RTS sẽ đợc đặt
ở mức cao trong thời gian 96.Tosc (Tossc=1/Fosc) và AT89S52 sẽ đợc reset.
Khi WDT hoạt động, ngoại trừ reset phần cứng và reset do WDT tràn thì
không có cách nào cấm đợc WDT, vì vậy khi sử dụng WDT thì các đoạn mã
chơng trình phải đợc đặt trong các khe thời gian từ khi giữa các lần WDT đ-

Mức tích cực của chân này là mức 1, để reset ta phải đa mức
1(5V) đến chân này với thời gian tối thiểu 2 chu kỳ máy( tơng đơng 2uS đối
với thạch anh 12MHz.
Trạng thái của các thanh ghi khi reset, khi reset thì trạng thái
của các thanh ghi không thay đổi6.XTAL1, XTAL2:
AT89S52 có một bộ dao động trên chip, nó thờng đợc nồi với một bộ dao
động thạch anh có tần số lớn nhất là 33MHz, thông thờng là 12MHz.
7. EA( External Access):
EA thờng đợc mắc lên mức cao(+5V) hoặc mức thấp( GND).
Nếu ở mức cao, bộ vi điều khiển thi hành chơng trình từ ROM nội. Nếu ở
mức thấp, chơng trinh chỉ đợc thi hành từ bộ nhớ mở rộng.
8.ALE( Address Latch Enable):
ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài
trong nửa đầu của chu kỳ bộ nhớ. Sau đó các đờng port 0 dùng để xuất hoặc
nhập dữ liệu trong nửa chu kỳ sau của bộ nhớ.
9.PSEN( Program Store Enable):
PSEN là điều khiển để cho phép bộ nhớ chơng trình mở rộng và
trờng đợc nối đến chân /OE ( Output Enable) của một EPROM để cho phép
đọc các bytes mã lệnh.
PSEN sẽ ở mức thấp trong thừi gian đọc lệnh. Các mã nhị phân
của chơng trình đợc đọc từ EPROM qua Bus và đợc chốt vào thanh ghi lệnh
của bộ vi điều khiển để giải mã lệnh. Khi thi hành chơng trình trong ROM
nội, PSEN sẽ ở mức thụ động( mức cao)
10.Vcc, GND:
AT89S52 dùng nguồn một chiều có dải điện áp từ 4V-5.5V đợc
cấp qua chân 40(+) và chân 20(-).
III- Tổ chức bộ nhớ của AT89S52

reset hệ thống, các thanh ghi này có các địa chỉ từ 00H đến 07H.
Các lệnh dùng các thanh ghi R0-R7 sẽ ngắn hơn và nhanh hơn so với các
lệnh có chức năng tơng ứng dùng kiểu địa chỉ trực tiếp. Các dữ liệu đợc dung
thờng xuyên nên dùng một trong các thanh ghi này.
Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi
đợc truy xuất bởi các thanh ghi R0-R7, để chuyển đổi việc truy xuất thanh
ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái.
RAM địa chỉ hoá từng bit có địe chỉ từ 20H đến 2FH:
AT89S52 có 128 bits có chứa các byte định địa chỉ theo bit từ 20H đến
2FH. ý tởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của
các bộ vi điều khiển nói chung. Các bit có thể đợc đặt xoá, AND, OR ,
với một lệnh đơn.
RAM đa dụng từ 30H đến FFH.
Các thanh ghi chức năng đặc biệt từ 80H đến FFH:
3. Bé nhí d÷ liÖu ngoµi:
Sơ đồ ghép nối AT89S52 với RAM
Bộ nhớ dữ liệu ngoài là bộ nhớ RAM đợc đọc hoặc ghi bởi tín hiệu
/RD và WR. Các RAM có thể giao tiếp với AT89S52 tơng tự cách thức nh
EPROM ngoại trừ chân /RD của AT89S52 nối với chân /OE của RAM và
chân /WR của AT89S52 nối với chân /WE của RAM.
Nếu có nhiều vi mạch RAM hoặc ROM sùng đợc ghép nối với
AT89S52 thì có thể dùng thêm vi mạch giải mã 74LS138.
4. Các thanh ghi chức năng
Từ trạng thái chơng trình( PSW: Program Status Word).
Thanh ghi B.
Con trỏ ngăn xếp SP( Stack pointer).
Con trỏ dữ liệu DPTR( Data poiner)
Các thanh ghi Port( Port register)
Các thanh ghi của các bộ Timer( Timer register)
Các thanh ghi Port nối tiếp(Serial Port register)

V c c
C 2
C
R 1
1 0 K
A T 8 9 S 5 2
1 1
1 2
1 3
1 4
1 5
1 6
1 7
1 8
1 9
2 0
2 1
2 2
2 3
2 4
2 5
2 6
2 7
2 8
2 9
3 0
3 1
3 2
3 3
3 4

P 2 . 4 / A 1 2
P 2 . 5 / A 1 3
P 2 . 6 / A 1 4
P 2 . 7 / A 1 5
P S E N
A L E / P R O G
E A / V P P
P 0 . 7 / A D 7
P 0 . 6 / A D 6
P 0 . 5 / A D 5
P 0 . 4 / A D 4
P 0 . 3 / A D 3
P 0 . 2 / A D 2
P 0 . 1 / A D 1
P 0 . 0 / A D 0
V C C
P 1 . 0 / T 2
P 1 . 1 / T 2 E X
P 1 . 2
P 1 . 3
P 1 . 4 / S S
P 1 . 5 / M O S I
P 1 . 6 / M I S O
P 1 . 7 / S C K
R S T
P 3 . 0 / R X D
R e s e t
S W 2
H I


1. Các thanh ghi của bộ định thời(Timer 0,1)
+ Thanh ghi chế độ Timer( TMOD)
Thanh ghi TMOD chứa 2 nhóm 4 bit dùng để đặt chế độ làm việc cho
Timer 0 và Timer 1
Chế độ cho Timer 1
Chế độ cho Timer 0
GATE
T
C
M1 M0 GATE
T
C
M1 M0
T
C
=1: Bộ đếm sự kiện
=0: Định thời
M0M1=00 : Timer 13 bit, mode 0
=01 : Timer 16 bit, mode 1
=10 : Timer 8 bit nạp tự động, mode 2
=11 : Timer tách riêng, mode 3
GATE=0: Hoạt động của Timer bị điều khiển bởi mức Logic ở chân
/INT
=1: Hoạt động của Timer không bị điều khiển bởi mức Logic ở
chân /INT
2. Các thanh ghi điều khiển Timer(Timer 0,1)
Thanh ghi TCON chứa các bit trạng thái và các bit điều khiển cho
Timer 0 và Timer 1
3. Các thanh ghi chứa giá trị của các bộ định thời(Timer 0,1)
Các timer 0 và timer 1 đều là các timer 16 bit, mỗi timer có 2 thanh

tạo ngắt.
Bit Ký hiệu Địa chỉ Mô tả
Máy
Cổng
tính
COM
AT89S52
Bộ chuyển
đổi mức
SCON.7 SM0 9FH Mode 1-Bit 0 chọn chế độ cho Port nối
tiếp
SCON.6 SM1 9EH Mode 1-Bit 1 chọn chế độ hoạt động cho
Port nối tiếp
SM0SM1=00: Port nối tiếp hoạt động ở chế
độ 0
SM0SM1=01: Port nối tiếp hoạt động ở chế
độ1
SM0SM1=10: Port nối tiếp hoạt động ở chế
độ2
SM0SM1=11: Port nối tiếp hoạt động ở chế
độ3
SCON.5 SM2 9DH Mode 2-Bit 2 chọn chế độ cho Port nối
tiếp
Bit này cho phép truyền thông đa xử lý
SCON.4 REN 9CH Receiver Enable-Bit cho phép thu, REN
phải đợc đặt bằng 1 để cho phép nhận các ký tự
SCON.3 TB8 9BH Transmitted bit 8-Bit truyền thứ 9 sử dụng
trong chế độ UART 9 bit
SCON.2 RB8 9AH Receiver bit 8- Bit nhận thứ 9 trong sử dụng
trong chế độ UART 9 bit

các bit trong thanh ghi cho phép ngắt (IE), thanh ghi u tiên ngắt (IP).
Thanh ghi cho phép ngắt IE ( Interrupt Enable):
Bit 1: Cho phép
Bit 0: Cấm

Bit Ký hiệu Địa chỉ bit Mô tả
IE.7 EA AFH Không cho phép hoặc cấm
toàn bộ
IE.6 - AEH Không đợc định nghĩa
IE.5 ET5 ADH Cho phép ngắt từ Timer 2
IE.4 ES ACH Cho phép ngắt từ Port nối
tiếp
IE.3 ET1 ABH Cho phép ngắt từ Timer 1