Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 1
BÀI 1.
KHẢO SÁT CỔNG LOGIC VÀ FLIP-FLOP

I. MỤC ĐÍCH VÀ YÊU CẦU
Khảo sát các cổng logic cơ bản dùng các vi mạch tích hợp TTL và CMOS, khảo sát hoạt động
của các FLIP-FLOP, thực hiện một số mạch điều khiển đơn giản: mạch điều khiển bus dữ liệu,
mạch chia tần số sử dụng JKFF, DFF…
Để hoàn thành bài thí nghiệm này sinh viên cần nắm vững lý thuyết đã được học trong giáo trình
Kỹ Thuật Số về đại số Boole, các cổng logic và Flip-Flop.

II. TÓM TẮT LÝ THUYẾT
1. Các cổng logic cơ bản
Có các loại cổng logic cơ bản sau đây: BUFFER, NOT, AND, OR, NAND, NOR, XOR và
XNOR.
a. Cổng BUFFER (cổng Đệm):
Bảng trạng thái
y
x
11
0
0
y
x

Phương trình toán học: y = x
Cổng đệm, hay còn gọi là cổng không đảo, thường được sử dụng trong mạch số với vai trò phối
hợp trở kháng, cách ly và nâng dòng cấp cho tải.

b. Cổng NOT (cổng Đảo):


0 1 0
1 0 0
1 1 1

x
2
y

x
1
d. Cổng OR (cổng Hoặc)
y

x
2
x
1
y

x
2
x
1
Ký hiệu Châu Âu


x
1

Phương trình toán học: y =
2121
xxxx +=f. Cổng NOR (cổng HOẶC-KHÔNG)

y

x
n
x
1
x
1
x
2
y
0 0 1
0 1 0
1 0 0
1 1 0 Phương trình toán học: y =
2

1
x
2
y
0 0 0
0 1 1
1 0 1
1 1 0

x
2
x
1
y
h. Cổng XNOR (eXclusive-OR)
Đây là cổng thực hiện việc so sánh xem 2 tín hiệu vào có giống nhau hay không? Nếu 2 tín hiệu
vào là giống nhau cổng cho mức logic 1 ở ngõ ra. Về mặt chức năng cổng XNOR bao gồm một
cổng XOR mắc nối tầng với một cổng NOT.
Phương trình toán học và bảng trạng thái hoạt động của cổng XNOR:
y =
212121
xxxxxx ⊕=+

x
1
x
2

Q1
Khi ngõ ra có mức logic 1 (mức cao – HIGH): Q
4
dẫn bão hòa và Q
3
tắt, cổng cấp dòng ra, dòng
ngõ ra lúc này gọi là dòng ngõ ra mức cao I
OH
, điện áp của ngõ ra y lúc này có giá trị V
OH
gọi là
điện áp ngõ ra mức cao.
Khi ngõ ra có mức logic 0 (mức thấp – LOW): Q
3
dẫn bão hòa và Q
4
tắt, cổng hút dòng vào,
dòng ngõ ra lúc này gọi là dòng ngõ ra mức thấp I
OL
, điện áp của ngõ ra y lúc này có giá trị V
OL
gọi
là điện áp ngõ ra mức thấp.
Bài 1 – Digital Logic Fundamentals Trang 4

Nguồn cung cấp của các vi mạch họ TTL là nguồn +5V DC. Họ TTL thuộc họ logic dương. Một
cách lý tưởng mức logic 1 sẽ tương ứng với giá trị điện áp 5V, và mức logic 0 tương ứng giá trị
điện áp 0V. Thực tế giá trị điện áp các mức ‘1’ và ‘0’ thay đổi trong một dải điện áp cho phép, có
thể được biểu diễn trên hình vẽ sau:



Logic 0

Logic 1
Dải không xác địnhLogic 0
Logic 1

Dải
không cho phép

Từ hình vẽ này ta thấy: mức
điện áp logic 0
cho phép ở ngõ vào thay đổi từ
0(V) đến 0.8 (V)
,
mức
điện áp logic 1
ở ngõ vào thay đổi từ
2.0(V) đến 5(V)
.
Các giá trị điện áp lề nhiễu:

Điện áp làm việc cho phép thay đổi rộng hơn từ 3V đến 15V, cực đại là 18V.
•
Độ miễn nhiễu tốt hơn, khả năng chống nhiễu phụ thuộc vào nguồn cung cấp.
•
DC Fanout > 50.
Đối với họ CMOS điện áp càng cao thì tốc độ hoạt động càng nhanh, nghĩa là thời gian trễ càng
nhỏ. Thời gian trễ gia tăng khi nhiệt độ tăng và giá trị điện dung tải tăng.
Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 5
Khả năng chống nhiễu của CMOS rất tốt. Giá trị điện áp lề nhiễu tỉ lệ thuận với điện áp nguồn
cung cấp V
DD
, thường khoảng 30%V
DD
. Các giá trị điện áp ngõ vào và ngõ ra của một vi mạch
CMOS tiêu biểu (họ 40xx) như sau:
•
V
OL
(max) = 0 (V)
•
V
OH
(min) = V
DD

•
V
IL
(max) = 30%V
DD


Vi
Vo
Vi
Vo

TTL phân cực V
CC
= +5V CMOS phân cực V
DD
= +5V

Từ đặc tính này cho thấy mức điện áp ngưỡng của họ TTL khoảng 1.5
÷
1.6 (V), trong khi mức
điện áp ngưỡng của họ CMOS cao hơn xấp xỉ bằng V
DD
/2. Chứng tỏ rằng đặc tính chuyển của
CMOS tốt hơn so với TTL, cũng như khả năng chống nhiễu của CMOS cũng tốt hơn.

d. Giao tiếp giữa CMOS và TTL:
Với điện áp nguồn cung cấp +5V họ CMOS giao tiếp trực tiếp với TTL, do tổng trở vào của
CMOS rất lớn nên cổng TTL có thể tải vô số cổng CMOS mà không làm mất Fanout. Tuy nhiên do
điện áp mức logic 1 của cổng TTL thông thường từ 3.0V
÷
3.5V nên cần mắc ở ngõ ra của cổng
TTL một điện trở pull-up lên nguồn có giá trị khoảng từ 1k
Ω

÷