Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 1
Người hướng dẫn: Phạm Lê Phương Duy SVTH: Trần Bảo Đồng
LỜI NÓI ĐẦU
Mạch tích hợp đã và đang được sử dụng trong hầu hết các thiết bị điện tử
được sử dụng ngày nay và đã tạo nên cuộc cách mạng trong lĩnh vực điện tử. Sự
phát triển của nó được thể hiện thông mức độ phức tạp, độ tích hợp. Cho đến ngày
nay, công nghệ này được biết đến từ giai đoạn SSI (Small-Scale Integration) có khả
năng tích hợp vài transistor cho đến ULSI (Ultra-Large Scale Integration) với khả
năng tích hợp hơn 1 triệu transistor.
Bộ nhớ bán dẫn cũng như các hệ thống trên chip (SoC) đều là những mạch
tích hợp sử dụng công nghệ này. Tài liệu này nhằm giới thiệu tổng quan vể hai loại
mạch tích hợp khá phổ biến và thông dụng này. Cả hai đều có ứng dụng rất nhiều
trong thực tế, đặc biệt là trong máy tính.
Tài liệu được xây dựng dựa trên sự hướng dẫn của công ty SDS Việt Nam.
Em xin gửi lời cám ơn chân thành đến Khoa Điện tử - Viễn thông, công ty SDS nói
chung và anh Phạm Lê Phương Duy nói riêng đã tạo điều cho em được thực tập
thực tế và có cơ hội học hỏi nhiều.
Sinh viên thực tập
Trần Bảo Đồng
Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 2
Người hướng dẫn: Phạm Lê Phương Duy SVTH: Trần Bảo Đồng
MỤC LỤC
LỜI NÓI ĐẦU _________________________________________________________ 1
PHẦN 1: BỘ NHỚ BÁN DẪN ____________________________________________ 4
CHƯƠNG 1 ____________________________________________________________ 5
TỔNG QUAN VỀ BỘ NHỚ BÁN DẪN _____________________________________ 5
1.1. Giới thiệu chung: ______________________________________________________ 5
1.2. Cấu trúc bộ nhớ phân cấp: ______________________________________________ 6
6.1. Tổng quan về SoC: ___________________________________________________ 26
6.2. Lợi ích - thách thức và ứng dụng của SoC trong thực tế: ____________________ 27
Một số lợi ích của SoC: ____________________________________________________________ 27
Một số ứng dụng: _________________________________________________________________ 27
Thách thức:______________________________________________________________________ 27
Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 3
Người hướng dẫn: Phạm Lê Phương Duy SVTH: Trần Bảo Đồng
Chương 7 ____________________________________________________________ 28
QUI TRÌNH THIẾT KẾ SoC ____________________________________________ 28
7.1. Thiết kế luận lý (front-end): ____________________________________________ 29
7.2. Thiết kế vật lý (Back-end): _____________________________________________ 33
TÀI LIỆU THAM KHẢO _______________________________________________ 35
Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 4
Người hướng dẫn: Phạm Lê Phương Duy SVTH: Trần Bảo Đồng
PHẦN 1: BỘ NHỚ BÁN DẪN
Theo cách hiểu thông thường, bộ nhớ sẽ có cấu trúc gồm nhiều hàng. Mỗi
hàng là một word. Trên mỗi word sẽ có nhiều bit. Như vậy, khi dung lượng bộ nhớ
tăng lên thì chỉ có một chiều kích thước bộ nhớ được tăng vì chỉ có số word được
tăng trong khi số bit trên mỗi word là cố định. Điều này gây ra khó khăn cho việc
tích hợp bộ nhớ. Một bộ nhớ có hình dạng càng vuông sẽ càng tốt cho việc tích hợp
bộ nhớ. Để giải quyết vấn đề này, một giải pháp được đưa ra là ghép khối và giải
mã địa chỉ theo cả hàng và cột.
Trong mỗi block như vậy sẽ có các đường local bitline. Các đường local của
các block sẽ được nối ra global bitline. Với cách làm như vậy dây nối đi trong mỗi
khối sẽ ngắn hơn (điều này giúp tránh được việc quá tải trên đường bitline). Thêm
vào đó sẽ tiết kiệm được năng lượng do bởi mỗi lần giải mã địa chỉ, ta chỉ thao tác
lên một block.
Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 7
Người hướng dẫn: Phạm Lê Phương Duy SVTH: Trần Bảo Đồng
Global
amplifier/ driver
Control
circuitry
Global data bus
Block selector
Block 0
Row
address
Column
address
Block
address
Block i Block P 2 1
I/ O
giá trị bit và để trống cho giá trị bit còn lại).
PROM (Programmable Read-only memory): bộ nhớ chỉ đọc lập trình
được". PROM là vi mạch lập trình đầu tiên và đơn giản nhất trong nhóm các vi
mạch bán dẫn lập trình được (programmable logic device, hay PLD). PROM chỉ lập
trình được một lần duy nhất bằng phương pháp hàn cứng. PROM có số đầu vào hạn
chế, thông thường đến 16 đầu vào, vì vậy chỉ thực hiện được những hàm đơn giản.
EPROM (Erasable Programmable Read-only memory): là một loại chip
nhớ có khả năng giữ lại dữ liệu của nó khi tắt nguồn (không bị bay hơi). Là một
mảng các transitor cổng nổi được lập trình riêng biệt bằng thiết bị điện tử cấp điện
thế cao hơn điện thế thường dùng trong mạch số. Một khi được lập trình, một
EPROM chỉ có thể xoá bằng tia UV.
EEPROM (Electrically Erasable Programmable Read-Only Memory):
có khả năng xoá được bằng phương pháp lập trình mà chúng không cần đến các
thiết bị chuyên dụng như các thế hệ trước của nó.
FLASH: Bộ nhớ flash là một loại bộ nhớ máy tính không khả biến có thể
xóa và ghi lại bằng điện. Đây là công nghệ đã được sử dụng trong các thẻ nhớ, ổ
USB flash để lưu trữ và truyền dữ liệu giữa các máy tính và các thiết bị kĩ thuật số
khác. Không như EEPROM, nó được xóa và ghi lại theo khối gồm nhiều vị trí (ban
đầu bộ nhớ flash chỉ có thể xóa toàn bộ). Bộ nhớ flash rẻ hơn nhiều so với
EEPROM.
Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 9
Người hướng dẫn: Phạm Lê Phương Duy SVTH: Trần Bảo Đồng
CHƯƠNG 2
TẾ BÀO LƯU TRỮ BỘ NHỚ
2.1. Tế bào bộ nhớ không bay hơi (Non – volatile Memory):
2.1.1. ROM:
Hình 3: Tế bào bộ nhớ chỉ đọc (ROM)
GND. Dưới những điều kiện đó, một điện trường rất mạnh được tạo ra làm cho
electron chuyển từ kênh lên cực cổng nổi. Các electron bị bẫy này gây ra sự tăng
điện thế ngưỡng của tế bào. Do đó, khi một hoạt động READ được diễn ra, tế bào
này sẽ hoạt động ở trạng thái off, vì nó không thể dẫn dòng với điện thế ngưỡng cao
như vậy. Nói cách khác, hoạt động WRITE dữ liệu tại một địa chỉ cho sẵn đem các
tế bào từ trạng thái trung lập (trạng thái logic 1) sang trạng thái logic 0 (điện tích
được bẫy vào cổng nổi). Hoạt động này tốn khoảng vài micro giây.
Ở chế dộ xóa (erase): Đối với bộ nhớ FLASH, dữ liệu có thể được xóa bằng
điện. Trong bộ nhớ EPROM, vùng trống của cổng nổi được tạo ra bằng cách phơi
bộ nhớ dưới tia UV. Hoạt động này đòi hỏi sự xóa từ một thiết bị trên bo chủ.
Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 11
Người hướng dẫn: Phạm Lê Phương Duy SVTH: Trần Bảo Đồng
2.2. Tế bào bộ nhớ bay hơi (Volatile Memory):
Có ba dạng tế bào lưu trữ bộ nhớ: tế bào dùng Flip Flop; tế bào dùng cổng
đảo và tế bào dùng cổng NAND.
2.2.1. Tế bào dùng FlipFlop:
Đây là một cách lưu trữ dễ hiểu nhất, nguyên tắc hoạt động khá đơn giản
nhưng lại tốn kém nhất do bởi mỗi flipflop (tế bào) có cấu tạo phức tạp và chiếm
diện tích khá lớn trong thiết kế. Do đó, trong thực tế người ta không dùng flip flop
làm tế bào trong bộ nhớ bán dẫn.
2.2.2. Tế bào dùng cổng đảo:
Bộ nhớ bán dẫn thường chọn mô hình này làm khối keeper. Khối này bao
gồm 2 inverter để lưu hai giá trị đảo của nhau.
Hình 5: Tế bào lưu trữ dùng cổng đảo
= 1 (tương ứng với điện thế lưu tại nút
a
).
Quá trình ghi vào tế bào SRAM:
Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 13
Người hướng dẫn: Phạm Lê Phương Duy SVTH: Trần Bảo Đồng
Hình 8: Mô tả hoạt động ghi trong bộ nhớ SRAM.
– Giả sử ban đầu dữ liệu lưu trữ là 0 tại a và 1 tại a .
– Ta cần ghi dữ liệu ngược lại vào tế bào lưu trữ này.
– Đưa dữ liệu vào hai đường bitline như hình vẽ (
b
được đưa vào giá trị 0).
– Khi wordline đưa vào giá trị 1, hai mos M3 và M4 dẫn. M4 đủ mạnh để kéo nút a
xuống 0.
– Sau đó, M1 ngưng dẫn, M5 dẫn và kéo nút a lên mức 1.
– Như vậy dữ liệu đã được ghi vào tế bào bộ nhớ.
2.2.3. Tế bào dùng cổng NAND:
Hình 9: Tế bào lưu trữ dùng cổng NAND.
Khi word line và bit line không mở, dữ liệu đưa đến chân bit và bitz sẽ ở
logic 1. Do đó, hai cổng NAND phụ thuộc vào chân còn lại. Điều này có nghĩa dữ
liệu được lưu trong khối keeper trước đó. Khi word line và bit line được chọn thì sẽ
có dữ liệu 0 hoặc 1 đưa đến hai chân bit và bitz để đọc dữ liệu ra ngoài hoặc dữ liệu
được đưa vào để ghi vào khối keeper.
Tổng Quan Về Bộ Nhớ Bán Dẫn và Qui Trình Thiết Kế SoC Trang 14
1
= 0 và A
0
= 0. Hay
0 1 0 1 0
WL .A A A A
– WL
1
được chọn khi A
1
= 0 và A
0
= 1. Hay
1 1 0 1 0
WL .A A A A
Copyright: Tài liệu đại học ©