Avalon Interface contents
1. Giới thiệu về Avalon Bus
2. Clock Interfaces
3. Avalon Memory-Mapped Interfaces
4. Interrupt Interfaces
5. Avalon Memory-Mapped Tristate Interfaces
6. Avalon Streaming Interfaces
7. Conduit Interfaces
I. Giới thiệu về Avalon Bus Avalon Bus là một hệ thống giao tiếp đơn giản được Altera
thiết kế nhằm giúp người học về FPGA dễ dàng kết nối các thiết bị
của hệ thống được thiết kế trong FPGA. Avalon là môt thành phần
không thể thiếu trong các hệ
thống tích hợp trên một chip khả trình (
SOPC)
Avalon được thiết kế để có thể hoạt động ở 2 môi trường là môi
trường truyền tốc độ cao, và môi trường ứng dụng ánh xạ bộ nhớ có
tốc độ thấp hơn.
Tùy vào mỗi ứng dụng, mỗi thành phần khác nhau mà bạn thiết
kế trong FPGA mà bạn phải chọn mỗi interface khác nhau của
Avalon. Có 6 interface như sau:
 Avalon Memory Mapped Interface (Avalon-MM)—an
address-based read/write interface typical of master–
slave connections
 Avalon Streaming Interface (Avalon-ST)—an interface
that supports the unidirectional flow of data, including

memories, UARTs, timers, và có master and slave interfaces kết nối
bởi một hệ thống. Avalon-MM có thế mô tả một cách đa dạng các
thiết bị khác nhau, từ SRAM có chu kì read/write đơn giản đến phức
tạp.
Hình sau đây mô tả một hệ thống Avalon-MM
a. Slave

Avalon-MM Slave Port Signals
Signal Type Width Dir Description
Read 1 In Đk đọc dữ liệu
Write 1 In Đk ghi dữ liệu
Address 1-32 In Địa chỉ offset
Readdata 8,16,32,
64,
128,256,
Out Dữ liệu đáp ứng quá trình đọc
512
1024
Writedata 8,16,32,
64,
128,256,
512
1024
In Dữ liệu đáp ứng quá trình ghi
Byteenable 1,2,4,8,
16, 32,
64, 128


Đây là sơ đồ tín hiệu truyền dữ liệu sử dụng tin hiệu điều khiển waitquest

Đây là sơ đồ tín hiệu của quá trình truyền dữ liệu ko sử dụng tín hiệu
waitrequest mà sử dụng chu kì writeWaitTime = 2 and readWaitTime = 1.