chương 18: GIAO TIẾP VỚI VI MẠCH 8253 VỚI CÁC
NGOẠI VI VÀ CPU
 Trong hệ thống này 8253 có nhiệm vụ:
 Tạoxung ngắt có chu kỳ cho vi xử lý.
 Cung cấp xung đồng hồ cho các nhiệm vụ truyền (TxC) và
nhận (RxC) của vi mạch 8251 A để lập trình tốc độ truyền
(baud).
 Tạo nên tần dố có dố chia thay đổi lập trình được từ đơn vò
Hz, KHz, MHz.
Muốn vi mạch 8251 A truyền dữ liệu với máy tính với tốc
độ bao nhiêu (75, 110, 300, 600, 900, 1200, 2400, 4800 hay 9600
bit/S). Chỉ cần lập trình cho vi mạch 8253 phát ra xung đònh thời
(tại chân OUT) có tần số tương ứng.
Trong hệ thống này 8253 được sử dụng cả 3 bộ đếm 0,1 và
3.
Bộ đếm O được sử dụng để chia tần số được lấy từ ngõ ra
xung CLOCK OUT của vi xử lý 8085 có tần số là 3 MHz.
Ngõ vào CLC của bộ đếm có tần số là 3MHz sau đó được
chia để cho ngõ ra OUT O là 1MHz.
Bộ đếm 1 được sử dụng để chia tần số 1MHz lấy từ bộ
đếm O để chia tần số và cho ngõ OUT 1 có tần số có đơn vò là
KHz.
Bộ đếm 2 được sử dụng để tần số ngõ vào là KHz để cho
ngõ OUT 2 có tần số có đơn vò là Hz.
Trong hệ thống dùng vi mạch 4017 để chọn đơn vò tần số
được chia ở ngõ ra thông qua phím UNIT và 3 đèn LED hiển thò
đơn vò tần số Hz, KHz, MHz.
Ngõ ra xung CLOCK cuối cùng sau khi đã được chia sẽ qua
công tắc (SW) chuyển mạch để đưa đến các nguồn nhận sau:
 Đưa đến ngõ vào RST 7.5 để tác động ngắt vi xử lý 8085 khi
truyền dữ liệu.

36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
A1
A0
PB7
PB6
PB5
PB4
PB3
D0
D1
D2
D3
D4
D5
D6

(4)
Group
A
Port C
Lower
(4)
Group
B
Port
B
(8)
Group
A
Port
A
(8)
Group
A
Control
Group
A
Control
Data
Bus
Buffer
Read
Write
Control
Logic
I/O

thành hai cổng (Port) song song 8 bit: A và B, với 8 bit còn lại
của Port C có thể được sử dụng độc lập hoặc theo hai nhóm 2
cổng 8 bit.
Cu (Upper: Cao và C
L
(Lower: thấp)
Hình 5.2. Trình bày tất cả các chức năng của 8255 A
Được xếp theo hai nhóm mốt (Mode). Mode đặt/Đặt lại bit
(BSR) và Mode I/O.
 Mode BSR được sử dụng để đặt lại các bit trong cổng C.
 Mode I/O được chia thành 3 Mode: Mode 0, Mode 1 và
Mode 2.
 Mode 0, tất cả các cổng có chức năng như nhau đều là
các cổng I/O đơn giản.
 Mode 1 là Mode bắt tay (Hand shake Mode) nhờ đó các
cổng A và/ hoặc B sử dụng các bit từ cổng C như là tín hiệu
bắt tay. Mode bắt tay, hai dạng truyền dữ liệu I/O có thể
được thi hành: Kiểm tra trạng thái và ngắt.
 Ở Mode 2: Cổng A có thể được đặt để truyền dữ liệu hai
chiều nhờ sử dụng các tín hiệu bắt tay từ cổng C và cổng B
có thể được đặt ở Mode 0 hoặc Mode 1.
Sơ đồ khối hình 6.3 trình bày hai cổng 8 bit (A và B) và hai
cổng 4 bit (C
U
và C
L
), bộ đệm tuyến dữ liệu, logic và điều
khiển. Sơ đồ khối này trình bày tất cả các phần tử của một thiết
bò lập trình, cổng C thực hiện chức năng tương tự chức năng của
thanh ghi trạng thái, ngoài ra còn cung cấp tín hiệu bắt tay.

0
và A
1
của vi xử lý tương ứng.
Trạng thái tổ hợp của
CS , A
0
và A
1
như sau
CS
A
1
A
0
Trạng thái chọn
lựa
0
0
0
0
1
0
0
1
1
x
0
1
0

năng của các chức năng của các cổng A và B.
Hình 5.3.Dạng từ điều khiển đối với Mode I/O của IC 8255A.
Để thông tin với các thiết bò ngoại vi, thông qua 8255A cần
thực hiện ba bước sau đây.
a. Xác đònh đòa chỉ cổng A, B và C củ thanh ghi theo Logic chọn
chip(
CS ) và các đường đòa chỉ A
0
– A
1
.
b. Ghi từ điều khiển vào thanh ghi điều khiển.
c. Ghi các lệnh I/O để thông tin với các ngoại vi thông qua các
cổng A, B và C.
Đối với hệ thống này, chọ 8255A làm việc ở Mode 0 là
thích hợp nhất.
 Các đặc diểm I/O ở mức 0 như sau:
1. Các ngõ ra được chốt (Latch).
2. Các ngõ vào không được chốt.
3. Các cổng không có khả năng bắt tay và khả năng ngắt.
Để cổng A là cổng xuất (8 bit), B và C là hai cổng nhập
(16 bit), từ điều khiển gởi vào thanh ghi điều khiển của 8255A
có giá trò là 8BH.