Download miễn phí Đồ án Thiết kế bộ UPS cứu hộ cho thang máy



Bìa
LỜI CẢM ƠN
MỤC LỤC Trang
LỜI MỞ ĐẦU 1
1.1. Tổng quan về thang máy. 2
1.1.1. Giới thiệu: 2
1.1.2. Các bộ phận chính của thang máy: 3
1.2. Nguyên lý làm việc của hệ thống điều khiển. 4
1.3. Các thông số cơ bản và tính toán năng suất của thang máy. 5
Chương 2 – LÝ THUYẾT BỘ NGHỊCH LƯU 8
2.1. Giới thiệu bộ nghịch lưu 8
2.2. Bộ nghịch lưu áp 8
2.3. Bộ nghịch lưu áp một pha 9
2.4. Bộ nghịch lưu áp ba pha 13
CHƯƠNG 3 – GIỚI THIỆU VỀ VI ĐIỀU KHIỂN PIC18F 16
3.1. Giới thiệu tổng quát 16
3.1.1. Cấu trúc phần cứng 16
3.1.2. Các chức năng của chân: 17
3.2. Cấu trúc bộ nhớ: 21
3.2.1. Tổ chức bộ nhớ chương trình: 21
3.2.2. Tổ chức bộ nhớ dữ liệu 22
3.2.3. Data EEPROM: 23
3.3. Các PORT I/O 25
3.4. Bộ định thì trong PIC: 28
3.5. NGẮT: 33
3.5.1. Giới thiệu tổng quát: 34
3.5.2. Các thanh ghi điều khiển: 35
3.6. Các module của PIC18F4331: 37
3.6.1. Module PWM: 37
3.6.2. MODULE I2C,SPI: 44
3.6.3. Module A/D CONVERT: 46
Chương 4 – THIẾT KẾ PHẦN CỨNG 49
4.1. Sơ đồ khối tổng quát về hoạt động của mạch . 51
4.2. Giới thiệu chi tiết về các khối điều khiển. 51
4.2.1. Mạch nguồn. 51
4.2.2. Mạch lái. 51
4.3. Mạch điều khiển: 54
4.3.1. Mạch nghịch lưu áp 54
4.4. Sơ đồ mạch động lực và mạch điều khiển trong Orcard. 56
4.4.1. Mạch động lực. 56
4.4.2. Mạch điều khiển. 61
4.5. Lưu đồ giải thuật chương trình 62
4.6. Lập trình cho PIC18F4331 63
CHƯƠNG 5: KẾT QUẢ ĐẠT ĐƯỢC 73
5.1 Mô phỏng PSIM 73
5.2. Sơ đồ mạch thực tế 75
5.3. Dạng sóng áp dây thu được trên dao động ký. 77
TÀI LIỆU THAM KHẢO 78
 


http://s1.liketly.com/flash/edoc/jh2i1fkjb33wa7b577g9lou48iyvfkz6-swf-2013-12-13-do_an_thiet_ke_bo_ups_cuu_ho_cho_thang_may.FaWx4tzQm4.swf /tai-lieu/de-tai-ung-dung-tren-liketly-49010/
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí

Tóm tắt nội dung tài liệu:

(2.23)
Với : ,, - điện áp pha tâm nguồn
,,- điện áp dây tải
(2.24)
Quá trình điện áp ngõ ra của bộ nghịch lưu áp 3 pha sẽ được xác định khi xác định được điện áp trung gian ,,.
Qui tắc kích đối nghịch : cặp công tắc chung nút tải được kích đóng theo qui tắc đối nghịch nếu như hai công tắc trong cặp luôn ở trạng thái một được kích đóng, một được kích ngắt. Trạng thái cả hai cùng kích đóng (trạng thái ngắn mạch điện áp nguồn) hay cùng kích ngắt không được phép.
Nếu biểu diễn trạng thái được kích của linh kiện bằng giá trị 1 và trạng thái khoá kích bằng 0, ta có thể viết phương trình trạng thái kích của các linh kiện trong mạch nghịch áp 3 pha như sau:
Nếu công tắc lẻ được đóng, áp pha tâm nguồn có giá trị = +U/2
Nếu công tắc chẵn được đóng, áp pha tâm nguồn có giá trị = -U/2
Hệ quả:
Điện áp trên tải được xác định hoàn toàn không phụ thuộc tính chất tải nếu biết giản đồ kích đóng các công tắc và áp nguồn. Từ đó có thể điều khiển điện áp ngõ ra của bộ nghịch lưu bằng cách điều khiển giản đồ đóng cắt các công tắc bán dẫn.
Nếu không được kích đóng theo quy tắc đối nghịch, điện áp tải sẽ thay đổi phụ thuôc dòng điện tải và tham số tải.
Dạng dòng điện tức thời:
(2.25)
Thời gian chết (dead - time): là khoảng thời gian cần thiết áp đặt trong thời gian giản đồ đóng ngắt cặp linh kiện cùng pha tải, trong khoảng thời gian này hai công tác cùng pha tải sẽ bị khoá kích (ví dụ và ). Thời gian chết bắt đầu quá trình chuyển mạch của hai công tắc cùng pha tải để tránh xảy ra hiện tượng ngắn mạch nguồn. Do thời gian chết nhỏ không đáng kể, trong quá trình phân tích mạch nguồn, ta thường bỏ qua giai đoạn này.
CHƯƠNG 3 – GIỚI THIỆU VỀ VI ĐIỀU KHIỂN PIC18F
3.1. Giới thiệu tổng quát
3.1.1. Cấu trúc phần cứng
Coù caùc ñaëc ñieåm sau:
Ñaëc ñieåm
PIC18F458
Taàn soá ñònh möùc
DC-40Mhz
Boä nhôù laäp trình
16384 (byte)
Boä nhô laäp trình(instruction)
8192
Data memory(byte)
768
Data EEPROM memory(byte)
256
Nguoàn interrupt
34
I/O port
A,B,C,D,E
Timers
4
Modules capture/PWM
2
Pwm control
8 keânh
Motion Feedback module
1 QEL or 3*IC
Port noái tieáp
SSP,USART
A/D module(10bit-hight-speed)
9 input channels
Reset and delays
(PWRT, OST), MCLR (optional), WDT
Programmable low-voltage detect
Yes
Programmable brown-out reset
Yes
Instruction set
75 intruction
packages
40pin_dip vaø 44 pin_TQFP 44 pin-QFN
Caáu truùc phaàn cöùng toång quaùt beân trong cuûa hoï vi ñieàu khieån PIC 18FXX8:
3.1.2. Các chức năng của chân:
3.2. Cấu trúc bộ nhớ:
Bộ nhớ được chia làm 3 loại:
Bộ nhớ chương trình
Bộ nhớ dữ liệu
Data EEPROM
Bộ nhớ chương trình và bộ nhớ dữ liệu có thể truy cập đồng thời bởi các bus riêng
3.2.1. Tổ chức bộ nhớ chương trình:
Bộ nhớ chương trình có 21 bit và có khả năng lưu trữ đến 2MB, các véctơ ngắt nằm ở địa chỉ 0x000008 và 0x000018
3.2.2. Tổ chức bộ nhớ dữ liệu
Bộ nhớ dữ liệu là một Ram tĩnh. Mỗi thanh ghi chứa địa chỉ dữ liệu có 12 bit địa chỉ và được chia thành 16 bank thanh ghi mỗi bank chứa 256 bytes, 4 bit thấp của thanh chọn bank BSR . Bộ nhớ dữ liệu chia thanh ghi có chức năng đặc biệt SFR và thanh ghi đa dụng GPR. SFR dùng sử dụng để điều khiển và trạng thái các đối tượng điều khiển. GPR được sử dụng để lưu kết quả hay những tính toán trung gian.
Các thanh ghi có chức năng đặc biệt:
3.2.3. Data EEPROM:
Có thể xoá hay đọc bởi các toán hạng bình thường có 4 thanh ghi có chức năng đặc biệt có thể đọc hay ghi bộ nhớ chương trình và bộ nhớ dữ liệu. Đó là: EECON1, EECON2, EEDATA, EEDAR,EECON1 và EECON2.
EECON1: EEPROM CONTROL REGISTER 1
R/W-x R/W-x U-0 R/W-0 R/W-x R/W-0 R/S-0 R/S-0
EEFGD
CFGS
-
FREE
WRERR
WREN
WR
RD
Bit 7: EEFGD bit chọ flash hay data EEPROM.
=1 truy cập vùng nhớ flash program.
=0 truy cập vùng nhớ data EEPROM.
Bit 6: CFGS bit chọn cấu hình flash program/data EEPROM
=1 truy cập cấu hình hay tổ chức thanh ghi.
=0 truy cập flash EEPROM hay vùng nhớ data EEPRom.
Bit 5: không tác động
Bit 4: free
= 1 có thể xoá.
= 0 chỉ có thể thực thi việc ghi.
Bit 3: WRERR bit có thể xoá hay ghi.
= 1 toán hạng được ghi kết thúc sớm.
= 0 toán hạng được ghi được hoàn toàn bình thường.
Bit 2: bit cho phép ghi hay xoá.
= 1 cho phép chu kỳ ghi hay xoá.
= 0 ngăn chặn chu kỳ ghi hay xoá.
Bit 1: điều khiển ghi.
= 1 khởi đầu việc ghi hay xoá data EEPROM
= 0 chu kỳ ghi được hoàn thành.
Bit 0 : bit điều khiển đọc
= 1 đang thực hiện việc đọc.
= 0 đọc hoàn thành
EEDATA: Lưu giá trị cho đến khi toán hạng tiếp theo được thực hiện . Do đó, có thể đọc lệnh tiếp theo.
EEDAR: Thanh ghi địa chỉ có thể chứa 256 byte.
3.3. Các PORT I/O: Có tất cả 5 port và có thể được thanh ghi TRIS là port xuất hay port nhận. Sơ đồ hoạt động như sau:
3.3.1. Port A
Là thanh ghi hai chiều. Nếu bit TRISA bằng 1 thì port A là ngõ input ngược lại là ngõ output. Thanh ghi LATA là thanh ghi có thể đọc hay ghi được. Thanh ghi này lưu trữ giá trị xuất của port A.
Tên chân
Bit
Bộ đệm
Chức năng
RA0/AN0
0
TTL/ST
Vào/ra – ngõ vào là analog
RA1
1
TTL
Vào/ra – ngõ vào là analog
RA2
2
TTL
Vào/ra – ngõ vào là analog
RA3/PGM
3
TTL
Vào/ra – ngõ vào là analog, input capture kênh A
RA4
4
TTL
Vào/ra – ngõ vào là analog, input capture kênh B.
RA5
5
TTL
Vào/ra – ngõ vào là analog
OSC1
6
TTL/ST
OSC2 clock output or I/O pin
OSC2
7
TTL/ST
OSC2 clock input or I/O pin
Các chân RA: được tích hợp bởi ba chân ngõ vào capture và QEI.Các chân RA6 và RA7 được tích hợp chân giao động chính. Các chân RA và chân RA5 chuyển đổi A/D khi đặt hay xoá bit điều khiển trong thanh ghi ANSEL0 và ANSEL1.
Ví dụ: Movlw 0x00
Movwf TRISA; PORT A là port xuất.
Movlw 0xff
Movwf TRISA; PORTA là port nhập
3.3.2. Port B
Tên chân
Bit
Bộ đệm
Chức năng
RBO/INT
0
TTL/ST
Vào/ra – ngõ vào ngắt ngoài
RB1
1
TTL
Vào/ra – ngõ vào ngắt ngoài
RB2
2
TTL
Vào/ra – ngõ vào ngắt ngoài
RB3/PGM
3
TTL
Vào/ra – chân lập trình ở chế độ LVP
RB4
4
TTL
Vào/ra – với ngắt ngoài trên chân
RB5
5
TTL
Vào/ra – với ngắt ngoài trên chân
RB6/PGC
6
TTL/ST
Vào/ra – với ngắt ngoài trên chân
3.3.3. Port C
Tên chân
Bit
Bộ đệm
Chức năng
RC0/T1OSO/T1CKL
0
ST
Vào/ra – ngõ ra bộ dao động timer
RC1/T1OSL/ CCP2
1
ST
Vào/ra – ngõ vào bộ dao động timer/ ngõ vào xung timer 1
RC2 / CCP1
2
ST
Vào/ra hay ngõ vào capture 1 hay ngõ ra compare1/PWM1
RC3 / SCK / SCL
3
ST
Có thể là xung signal đồng bộ cho chế độ I2C và SPI
RC4 / SDI / SDA
4
ST
Chân nhận giao thức của I2C
RC5 / SDO
5
ST
Vào/ra – ngõ ra dữ liệu port serial đồng bộ.
RC6 / TX / CK
6
ST
Vào/ra – phát xung đồng bộ/bất đồng bộ.
RC7 / RX / DT
7
ST
Vào/ra – nhận xung đồng bộ/ bất đồng bộ.
3.3.4. Port D
Tên chân
Bit
Bộ đệm
Chức năng
RD0/PSP0
0
ST/TTL
Vào/ra – bit 0 của port parallel slave.
RD1/ SP1
1
ST/ TTL
Vào/ra – bit 1 của port parallel slave.
RD2/ PSP2
2
ST/ TTL
Vào/ra – bit 2 của port parallel slave.
RD3/ PSP3
3
ST/ TTL
Vào/ra – bit 3 của port parallel slave.
RD4/ PSP4
4
ST/ TTL
Vào/ra – bit 4 của port parallel slave.
RD5/ PSP5
5
ST/ TTL
Vào/ra – bit 5 của port parallel slave.
RD6/ PSP6
6
ST/ TTL
Vào/ra – bit 6 của port parallel slave.
RD / PSP7
7
ST/ TTL
Vào/ra – bit 7 của port parallel slave.
3.3.5. Port E
Tên chân
Bit
Bộ đệm
Chức năng
RE0/RD/AN5
0
ST/TTL
I/0 – ngõ vào điều khiển đọc ở chế độ por...

---