Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Chương I: Giới thiệu các cổng logic cơ bản
I. Hàm logic VÀ (AND), HOẶC (OR), ĐẢO (NOT)

1. Cổng logic

Gọi A là biến số nhị phân có mức logic là 0 hoặc 1, và Y là một biến số nhị phân tuỳ
thuộc vào A: Y= f(A).
Trong trường hợp này có hai khả năng xảy ra:
- Y= A, A= 0 thì Y= 0
hay A= 1 thì Y= 1
- Y= A ⇒ A= 0 thì Y= 1
hay A= 1 thì Y= 0
Khi Y tuỳ thuộc vào hai biến số nhị phân A, B
⇒ Y= f(A, B)
Vì biến số A, B chỉ có thể là 0 hay 1 nên A và B chỉ có thể tạo ra 4 tổ hợp khác nhau là:
A B
0 0
0 1
1 0
1 1
Bảng liệt kê tất cả các tổ hợp khả dĩ của các biến số và hàm số tương ứng gọi là bảng
chân lý. Khi có ba hay nhiều biến số (A, B, C), số lượng hàm số khả dĩ tăng nhanh.
Mạch điện tử thực hiện quan hệ logic:
Y= f(A) hay Y= f(A, B).
gọi là mạch logic, trong đó các biến số A, B … là các đầu vào và hàm số Y là các đầu ra. Một
mạch logic diễn tả quan hệ giữa các đầu vào và đầu ra, nghĩa là thực hiện được một hàm logic.
Do đó có bao nhiêu hàm số logic thì có bấy nhiêu mạch logic.
Lưu ý rằng khi biểu diễn mối quan hệ toán học ta gọi là hàm số logic còn khi biểu diễn
mối quan hệ về mạch tín hiệu ta gọi là cổng logic.
2. Cổng logic VÀ (AND)

Y= A+ B
4. Cổng logic ĐẢO (NOT)

Hàm VÀ và hàm HOẶC tác động lên hai hay nhiều biến số trong khi đó, hàm ĐẢO
có thể xem như chỉ có thể tác động lên một biến số.
Bảng sự thật:
A Y
0 1
1 0
Ký hiệu hàm ĐẢO (NOT)
Hàm ĐẢO có tác động phủ định.
II. Cổng logic KHÔNG- VÀ (NAND), KHÔNG- HOẶC (NOR)

1. Cổng logic NAND

Xét trường hợp có hai biến số A, B đầu ra ở cổng Và Y= A.B nên đầu ra ở cổng
Không là đảo của Y: Y= A.B
Về hoạt động của cổng NAND thì từ các tổ hợp của A, B ta lập bảng trạng thái rồi lấy
đảo để có Y đảo. Tuy nhiên có thể trực tiếp bằng cách lập bảng sự thật sau:
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
Ký hiệu cổng NAND
2. Cổng NOR
Xét trường hợp hai đầu vào là A, B. Đầu ra cổng NOR là: Y= A+ B
nên đầu ra cổng đảo là: Y= A+ B
Bảng sự thật:
2

0 0 1
0 1 0
1 0 0
1 1 1
Ký hiệu cổng XNOR
IV. Biến đổi các hàm quan hệ ra hàm logic NAND, NOR
Mối liên hệ cơ bản giữa ba cổng AND, OR, NOT không những có thể thay bằng
các cổng NAND mà còn có thể biến thành cổng NOR với cùng một chức năng logic, việc
làm này thường được áp dụng khi thực hiện các mạch logic. Trong thực tế, vì toàn bộ sơ
đồ nếu được kết hợp cùng một loại cổng duy nhất thì sẽ giảm được số lượng vi mạch cần
thiết. Quá trình biến đổi này dựa trên một nguyên tắc được trình bày như sau:
- Cổng NOT được thay bằng cổng NAND và cổng NOR.
+ Dựa vào bảng sự thật của cổng NAND suy ra trường hợp là khi cả A, B
đồng thời bằng 0 thì Y= 1, và khi A=1, B= 1 thì Y= 0.
Sơ đồ minh họa:
+ Dựa vào bảng sự thật của cổng NOR suy ra:
A= 0, B= 0 ⇒ Y= 1
3
A
B
Y
A
B
Y
A = B
Y
A
Y
B
Ký kiệu cổng NOR

Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
chương II: mạch logic tổ hợp
I. Đặc điểm cơ bản của mạch tổ hợp

Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở thời điểm bất
kỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm trước đó. Trong mạch tổ
hợp, trạng thái mạch điện trước thời điểm xét – trước khi có tín hiệu đầu vào – không ảnh
hưởng đến tín hiệu đầu ra. Đặc điểm cấu trúc mạch tổ hợp là được cấu trúc từ các cổng logic.
II. Phương pháp biểu diễn và phân tích chức năng logic

1. Phương pháp biểu diễn chức năng logic

Các phương pháp thường dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm
số logic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời gian
dạng sóng.
Đối với vi mạch cỡ nhỏ (SSI) thường biểu diễn bằng hàm logic. Đối với cỡ vừa,
thường biểu diễn bằng bảng chân lý, hay là bảng chức năng. Bảng chức năng dùng hình thức
liệt kê, với mức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra
với tín hiệu đầu vào của mạch điện đang xét. Chỉ cần thay giá trị logic cho trạng thái trong bảng
chức năng thì ta có bảng chân lý tương ứng.

Như hình II.II.1 cho thấy, thường có nhiều tín hiệu đầu vào và nhiều tín hiệu đầu ra.
Một cách tổng quát, hàm logic của tín hiệu đầu ra có thể viết dưới dạng:
Z
1
= f
1
(x
1
, x


Các bước phân tích, bắt đầu từ sơ đồ mạch logic đã cho, để cuối cùng tìm ra hàm logic
hoặc bảng chân lý.
+ Viết biểu thức: tuần tự từ đầu vào đến đầu ra ( hoặc cũng có thể ngược lại), viết ra
biểu thức hàm logic của tín hiệu đầu ra.
+ Rút gọn: khi cần thiết thì rút gọn đến tối thiểu biểu thức ở trên bằng phương pháp đại
số hay phương pháp hình vẽ.
5
Z
1
Z
2
.
.
Z
m

Mạch tổ hợp
X
1
X
2
.
.
X
n
Hình II.II.1 - Sơ đồ khối mạch tổ
hợp
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
+ Vẽ bảng sự thật: khi cần thiết thì tìm ra bảng sự thật bằng cách tiến hành tính toán các

bằng bộ giá trị chỉ cách nhau 1 bit. Cơ sở của phương pháp Karnaugh dựa trên tính chất nuốt
của hàm số logic, nghĩa là:
A. B + A. B = A( B + B ) = A. 1 = A
6
Vấn đề
logic thực
Bảng
chân lý
Bảng
Karnaugh
Tối thiểu
hoá
Biểu
thức tối
thiểu
Sơ đồ
logic
Biểu thức
logic
Tối thiểu
hoá
Hình II.III.1 – Các bước thiết kế mạch
logic tổ hợp
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Chương III: mạch đếm
I. Đại cương về mạch đếm

Mạch đếm (hay đầy đủ hơn là mạch đếm xung) là một hệ logic dãy được tạo thành từ
sự kết hợp của các Flip – Flop. Mạch có một đầu vào cho xung đếm và nhiều đầu ra. Những
đầu ra thường là các đầu ra Q của các FF. Vì Q chỉ có thể có hai trạng thái là 1 và 0 cho nên sự

mạch đếm loại này có rất nhiều dạng khác nhau. Mạch thường dùng cổng logic với FF và các
kiểu hồi tiếp đặc biệt để có thể trình bày kết quả dưới dạng số hệ 2 hay dưới dạng mã nào đó.
Về chức năng của mạch đếm, người ta phân biệt:
+ Các mạch đếm lên (Up Counter), hay còn gọi là mạch đếm cộng, mạch đếm thuận.
7
A B C D
Q
A
Q
B
Q
C
Q
D
Xung
đếm
Hình III.I.1 – Dạng tổng quát của mạch đếm dùng
bốn FF
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
+ Các mạch đếm xuống (Down Counter), hay còn gọi là mạch đếm trừ, mạch đếm
ngược.
+ Các mạch đếm lên – xuống (Up – Down Counter), hay còn gọi là mạch đếm hỗn
hợp, mạch đếm thuận nghịch.
+ Các mạch đếm vòng (Ring Counter)
Về phương pháp đưa xung nhịp vào mạch đếm, người ta phân ra:
+ Phương pháp đồng bộ: trong phương pháp này, xung nhịp được đưa đến các FF
cùng một lúc.
+ Phương pháp không đồng bộ: trong phương pháp này, xung nhịp chỉ đưa đến một
FF, rồi các FF tự kích lẫn nhau.
Một tham số quan trọng của mạch đếm là tốc độ tác động của mạch đếm. Tốc độ này

đếm
A
B C
Hình III.II.1 – Sơ đồ mạch đếm hệ 2 kích thích không
đồng bộ
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Tín hiệu tại các đầu ra của các FF được biểu diễn trên hình III.II.2:
- Mỗi trạng thái là một số hệ
2 tự nhiên tương ứng với số lần kích
thích.
- B hay C đổi mức logic khi
FF đứng trước nó chuyển từ mức 1
xuống 0.
- Mạch đếm được 8 xung
(8= 2
3
, với 3 là số FF) và tự động trả
về trạng thái khởi đầu 000.
- Đây là mạch đếm lên vì kết
quả dưới dạng hệ 2 tăng dần theo số
xung đếm.
2. Mạch đếm hệ 2 kích thích đồng bộ

Người ta đưa xung đếm đến các FF cùng một lúc. Trong trường hợp này, cần phải có
mạch ngoài để kiểm soát trạng thái của các FF để tạo thành mạch đếm.
Qua bảng trạng thái logic bộ đếm hệ 2 ở trên ta thấy, B chỉ đổi trạng thái khi có
xung đếm và A đã lên 1, tương tự như vậy, C chỉ đổi trạng thái khi có xung đếm và A, B đã lên
1. Ta có thể dung thêm các mạch AND để thực hiện việc đó. Trên hình III.II.3.a là sơ đồ của
một mạch đếm lên hệ 2 kích thích đồng bộ và trên hình III.II.3.b là dạng sóng tương ứng.
9

1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
Bảng trạng thái
logic
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
10
Hình III.II.3 – Mạch đếm hệ 2 kích thích
đồng bộ
Xung
đếm
A
1
Q
T
FF A
Q
T
FF B
Q
T
FF C
B C
2
(a)
1
0
1 2 3 4 5 6 7 8

Có một số mạch giải mã thường dùng như sau:
- Giải mã từ nhị phân sang thập phân (giải mã 2 – 10).
- Giải mã từ BCD sang thập phân.
- Giải mã từ nhị phân sang ma trân chỉ thị.
- Giải mã từ BCD sang ma trận chỉ thị.
Ở đây, ta chỉ xét đến mạch giải mã 2 – 10, là loại mạch giải mã thông dụng nhất.
3. Mạch giải mã 2 – 10

11
GIẢI MÃ
Ai
Fj
Giải mã 2-10
A
0
A
0
A
1
A
1
A
k-
1
A
k-
1
F
0
F

F
0
= A
k-1
.A
k-2
…A
1
.A
0
F
1
= A
k-1
.A
k-2
…A
1
.A
0
…
F
N-2
= A
k-1
.A
k-2
…A
1
.A

F
4
F
5
F
6
F
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1

0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0

F
5
= A
2
.A
1
.A
0
F
4
= A
2
.A
1
.A
0
F
3
= A
2
.A
1
.A
0
F
2
= A
2
.A
1

Hình IV.3.2 – Sơ đồ logic bộ giải mã 2-10 ba đầu v oà
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Chương V: Mạch tạo dao động
Mạch tạo dao động là mạch đa hài tự dao động có hai trạng thái không ổn định. Mạch liên tiếp
tự chuyển từ trạng thái này sang trạng thái khác mà không cần một tín hiệu nào từ bên ngoài.
Mạch dao động thường dùng để tạo ra các sóng vuông hoặc xung nhịp.
Ở đây ta xét mạch đa hài tự dao động dùng cổng CMOS:
Sơ đồ của mạch được biểu
diễn như trên hình V.1. Giả thiết
rằng:
+ Đặc tính vào-ra của cổng
CMOS được cho như hình V.2.
+ Các diode bảo vệ đầu vào là lý
tưởng, nghĩa là các diode này cắt ở
0V bỏ qua trở kháng đầu ra của các
cổng và khi chúng dẫn thì điện áp
13
A
2
A
2
A
1
A
1
A
0
A
0
R

thì U
2o
ở 0V và
ngược lại. Bây giờ giả sử rằng, U
1i
cao hơn U
cđ
, lúc đó, U ở 0V và U
2o
ở trị số cố định U
SS
, vì vậy U
1i
tiệm
cận dần về phía 0V. Khi U
1i
đạt đến
U
cđ
thì U sẽ thay đổi đột ngột lên
đến U
SS
và U
2o
sẽ thay đổi đột ngột
về 0V. Sự thay đổi đột ngột của U
2o
sẽ truyền đến U
1i
thông qua tụ C. Vì

U
cđ
≠ U
SS
/ 2 thì dạng sóng sẽ không
đối xứng, nghĩa là T
1
≠ T
2
.
Một cách tổng quát ta có: T = T
1
+ T
2
= RC ln [U
SS
/ (U
SS
– U
T
) + U
SS
/ U
T
]
và nếu T
1
= T
2
thì T = 1,4.RC

2
T
U
SS
0
U
SS
U
SS
U
T
= U
SS
/2
U
2o
U
U
1i
(a)
(b)
(c)
Hình V.3 – Dạng
sóng
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Bộ nhớ là thiết bị dùng để lưu trữ thông tin, tạm thời hoặc lâu dài, như các con số
trong các phép toán của quá trình tính toán khi máy tính làm việc, chương trình điều khiển máy
tính, v.v… Có nhiều loại bộ nhớ như bộ nhớ bán dẫn, bộ nhớ dùng vật liệu từ … nhưng ở đây
chúng ta chỉ tìm hiểu những khái niệm cơ bản về hai loại bộ nhớ bán dẫn là RAM và ROM.
1. Bộ nhớ RAM

(Số ô nhớ).
Khi có tín hiệu đọc thì cùng một lúc, thông tin từ 8 đơn vị nhớ trên một ô nhớ được
chọn sẽ được đưa lên 8 đường dẫn dữ liệu. Quá trình nghi thông tin diễn ra ngược lại với quá
trình đọc.
Hình VI.1.1 trình bày một ma trận nhớ 65536bit =(128 hàng) x (64 cột) x (8 bit)
Có 13 đầu vào địa chỉ từ A
0
đến A
12
, 7 địa chỉ đầu A
0
÷ A
6
được đưa vào bộ giải mã hàng ⇒ số
hàng là: 2
7
= 128, 6 địa chỉ còn lại A
7
÷ A
12
đưa vào bộ giải mã cột ⇒ 2
6
= 64 cột. Một ô nhớ
có 8 bit, vì vậy có 8 đầu ra dữ liệu từ D
0
đến D
7
.
Hình VI.1.2 là sơ đồ biểu diễn một IC RAM với các đường tín hiệu sau:
+ Các tín hiệu địa chỉ: A

0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
0 0 0 1 0 1 0 1 0 1
0 1 0 0 1 0 1 0 1 0
1 0 1 1 1 1 0 0 0 0
1 0 0 0 0 1 0 0 0 1
16
Bộ

giải

mã

h ng à

Bộ giải mã
cột

k
CS
OE
W
A
0
÷ A
i
D
0
÷ D
k
Hình VI.1.2 – Sơ đồ tín hiệu bên ngo i bà ộ nhớ
RAM
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Hình VI.2.2 là sơ đồ biểu diễn một IC ROM với các đường tín hiệu sau:
+ Các tín hiệu địa chỉ: A
0
÷ A
i
.
+ Các tín hiệu dữ liệu D
0
÷ D
k
.
+ Tín hiệu chọn chip: CS
+ Tín hiệu cho phép đọc: OE
Bộ nhớ chỉ đọc còn có các loại khác như: EPROM, EAROM, EEPROM, FLASH
MEMORY.

Dữ liệu
ra
Hình VI.2.1 – Cấu trúc bên trong bộ nhớ
ROM
+V
CC
A
0
÷A
i
D
0
÷ D
k
CS
OE
A
0
÷ A
i
Hình VI.2.2 – Sơ đồ tín hiệu bên ngo i bà ộ nhớ
ROM
D
0
÷ D
k
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
+ EAROM (Electrically Alterable ROM) là bộ nhớ ROM có thể lập trình xoá được
bằng tín hiệu điện.
+ EEPROM (Electrically Erasable PROM) tương tự như PROM nhưng có thể ghi

B
C
D
E
F
G
1
13
14
25
Hình II.2.1 – Hình dạng cổng
song
song 25 chân
Thi ế t k ế m ạ ch logic s ố Ph ầ n I: C ơ s ở lý thuy ế t
Bảng II.2.1: Tên gọi và chức năng của các chân cổng song song khi ghép nối với máy in.
Số hiệu chân Tên của tín
hiệu
Chức năng của các đường dẫn tín hiệu
1 Strobe
Với một mức thấp ở chân này, máy tính thông
báo cho máy in biết là có một byte sẵn sàng trên
các đường dẫn tín hiệu để được truyền.
2 D0 Đường dẫn dữ liệu.
3 D1 Đường dẫn dữ liệu.
4 D2 Đường dẫn dữ liệu.
5 D3 Đường dẫn dữ liệu.
6 D4 Đường dẫn dữ liệu.
7 D5 Đường dẫn dữ liệu.
8 D6 Đường dẫn dữ liệu.
9 D7 Đường dẫn dữ liệu.

- Thanh ghi điều khiển.
- Thanh ghi trạng thái.
Trên hình II.2.2, tám đường dữ liệu D0 ÷ D7 dẫn tới thanh ghi dữ liệu; bốn đường điều
khiển là Strobe, Auto Linefeed, Reset, Select Input dẫn tới thanh ghi điều khiển; còn năm
đường trạng thái Acknowledge, Busy, Paper Empty, Select, Error dẫn tới thanh ghi trạng thái.
Thanh ghi dữ liệu được chỉ rõ là hai hướng – dữ liệu có thể được xuất ra hay đọc vào trên các
đường dẫn D0 đến D7. Thanh ghi điều khiển cũng là hai hướng, còn thanh ghi trạng thái chỉ là
một hướng – chỉ có thể được đọc.

Khi thiết kế phần cứng, các
thanh ghi đều được đánh địa chỉ
để quản lý, chúng được đánh
liên tiếp nhau, trong đó, địa chỉ
của thanh ghi dữ liệu là địa chỉ
cơ bản, hai địa chỉ còn lại được
tính theo địa chỉ cơ bản đó. Hệ
điều hành DOS dự tính đến bốn
cổng song song và đặt tên là:
LPT1, LPT2, LPT3, LPT4. Như
vậy, sẽ có bốn nhóm ba địa chỉ
các thanh ghi. Tuy nhiên, hầu
hết các máy tính hiện nay đều
chỉ có một cổng song song.
20
7
6
5
4
3
2

3
2
1
0
Select Input, chân 17
Reset, chân 16
Auto Feed, chân 14
Strobe, chân 1
Thanh ghi điều
khiển
Hình II.2.2 – Kết nối giữa các
chân ổ cắm v các thanh ghi bên à
trong của cổng song song 25
chân.
Bảng II.2.2 – Các địa chỉ thanh ghi của cổng song song trên máy tính PC
Cổng
song song
Địa chỉ thanh ghi
dữ liệu
Địa chỉ thanh ghi
trạng thái
Địa chỉ thanh ghi điều
khiển
LPT 1 3BCh 3BDh 3BEh
LPT 2 378h 379h 37Ah
LPT 3 278h 279h 27Ah
LPT 4 2BCh 2BDh 2BEh
3. Lập trình bằng ngôn ngữ C cho cổng song song

Thực chất của việc trao đổi dữ liệu giữa máy tính với các thiết bị ngoại vi bên ngoài

22
Hình VIII.1 – Hiện chữ H v à
chữ L
trên m n hìnhà
D
0
÷ D
7
A
0
÷ A
7
ROM PHÁT KÝ TỰ
R
0
÷ R
3

RAM ĐỆM
D
0
÷ D
7A
o
÷ A
6
A

A
11
của RAM đệm sẽ quyết định toạ độ cụ thể của 1 ký tự trên màn hình.
Trong thực tế, ma trận điểm 9x14 của bộ ROM phát ký tự có dạng như trên hình
VIII.3. Các dòng điểm thừa ra ở bốn phía là để tạo ra giãn cách giữa các chữ trong 1 hàng và
giãn cách giữa các hàng với nhau.
R
3
R
2
R
1
R
0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 1 1 0 0 0
0 1 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 0 1 0 0
0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0
0 1 0 0 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0
0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0
0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 0 0 0
0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0
Hình VIII.3 – Ma trận điểm 9x14 cho chữ P và p
Khi ROM phát ký tự nhận được tín hiệu địa chỉ từ RAM đệm thì đó chính là mã

23
24