Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
chơng i: giới thiệu các cổng logic cơ bản
I. Hàm logic Và (AND), Hoặc (OR), Đảo (NOT)
1. Cổng logic
Gọi A là biến số nhị phân có mức logic là 0 hoặc 1, và Y là một biến số nhị phân tuỳ
thuộc vào A: Y= f(A).
Trong trờng hợp này có hai khả năng xảy ra:
- Y= A, A= 0 thì Y= 0
hay A= 1 thì Y= 1
- Y= A A= 0 thì Y= 1
hay A= 1 thì Y= 0
Khi Y tuỳ thuộc vào hai biến số nhị phân A, B
Y= f(A, B)
Vì biến số A, B chỉ có thể là 0 hay 1 nên A và B chỉ có thể tạo ra 4 tổ hợp khác nhau là:
A B
0 0
0 1
1 0
1 1
Bảng liệt kê tất cả các tổ hợp khả dĩ của các biến số và hàm số tơng ứng gọi là bảng
chân lý. Khi có ba hay nhiều biến số (A, B, C), số lợng hàm số khả dĩ tăng nhanh.
Mạch điện tử thực hiện quan hệ logic:
Y= f(A) hay Y= f(A, B).
gọi là mạch logic, trong đó các biến số A, B là các đầu vào và hàm số Y là các đầu ra. Một
mạch logic diễn tả quan hệ giữa các đầu vào và đầu ra, nghĩa là thực hiện đợc một hàm logic.
Do đó có bao nhiêu hàm số logic thì có bấy nhiêu mạch logic.
Lu ý rằng khi biểu diễn mối quan hệ toán học ta gọi là hàm số logic còn khi biểu diễn
mối quan hệ về mạch tín hiệu ta gọi là cổng logic.
2. Cổng logic Và (AND)
Hàm logic Và đựoc định nghĩa theo bảng sự thật sau:
A B Y

Bảng sự thật:
A Y
0 1
1 0
Ký hiệu hàm Đảo (NOT)
Hàm Đảo có tác động phủ định.
II. Cổng logic Không- Và (NAND), không- Hoặc (NOR)
1. Cổng logic NAND
Xét trờng hợp có hai biến số A, B đầu ra ở cổng Và Y= A.B nên đầu ra ở cổng Không
là đảo của Y: Y= A.B
Về hoạt động của cổng NAND thì từ các tổ hợp của A, B ta lập bảng trạng thái rồi lấy
đảo để có Y đảo. Tuy nhiên có thể trực tiếp bằng cách lập bảng sự thật sau:
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
Ký hiệu cổng NAND
2. Cổng NOR
Xét trờng hợp hai đầu vào là A, B. Đầu ra cổng NOR là: Y= A+ B
nên đầu ra cổng đảo là: Y= A+ B
2
A
Y = A
A
B
Y
A
B
Y

các cổng NAND mà còn có thể biến thành cổng NOR với cùng một chức năng logic, việc
làm này thờng đợc áp dụng khi thực hiện các mạch logic. Trong thực tế, vì toàn bộ sơ
đồ nếu đợc kết hợp cùng một loại cổng duy nhất thì sẽ giảm đợc số lợng vi mạch cần thiết.
Quá trình biến đổi này dựa trên một nguyên tắc đợc trình bày nh sau:
- Cổng NOT đợc thay bằng cổng NAND và cổng NOR.
+ Dựa vào bảng sự thật của cổng NAND suy ra trờng hợp là khi cả A, B
đồng thời bằng 0 thì Y= 1, và khi A=1, B= 1 thì Y= 0.
Sơ đồ minh họa:
+ Dựa vào bảng sự thật của cổng NOR suy ra:
A= 0, B= 0 Y= 1
3
A
B
Y
A
B
Y
A
B
A = B
Y
A
Y
B
Ký kiệu cổng NOR
Z
1
Z
2
.

B
A
B
Y
Z
1
Z
2
.
.
Z
m

Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
chơng ii: mạch logic tổ hợp
I. Đặc điểm cơ bản của mạch tổ hợp
Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở thời điểm bất
kỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm trớc đó. Trong mạch tổ hợp,
trạng thái mạch điện trớc thời điểm xét trớc khi có tín hiệu đầu vào không ảnh hởng đến
tín hiệu đầu ra. Đặc điểm cấu trúc mạch tổ hợp là đợc cấu trúc từ các cổng logic.
II. Ph ơng pháp biểu diễn và phân tích chức năng logic
1. Ph ơng pháp biểu diễn chức năng logic
Các phơng pháp thờng dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm số
logic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời gian
dạng sóng.
Đối với vi mạch cỡ nhỏ (SSI) thờng biểu diễn bằng hàm logic. Đối với cỡ vừa, thờng
biểu diễn bằng bảng chân lý, hay là bảng chức năng. Bảng chức năng dùng hình thức liệt kê, với
mức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra với tín hiệu
đầu vào của mạch điện đang xét. Chỉ cần thay giá trị logic cho trạng thái trong bảng chức năng
thì ta có bảng chân lý tơng ứng.

(x
1
, x
2
, , x
n
)
Cũng có thể viết dới dạng đại lợng vectơ nh sau:
Z= F(X)
2. Ph ơng pháp phân tích chức năng logic
Các bớc phân tích, bắt đầu từ sơ đồ mạch logic đã cho, để cuối cùng tìm ra hàm logic
hoặc bảng chân lý.
+ Viết biểu thức: tuần tự từ đầu vào đến đầu ra ( hoặc cũng có thể ngợc lại), viết ra biểu
thức hàm logic của tín hiệu đầu ra.
+ Rút gọn: khi cần thiết thì rút gọn đến tối thiểu biểu thức ở trên bằng phơng pháp đại
số hay phơng pháp hình vẽ.
+ Vẽ bảng sự thật: khi cần thiết thì tìm ra bảng sự thật bằng cách tiến hành tính toán các
giá trị hàm logic tín hiệu đầu ra tơng ứng với tổ hợp có thể của các giá trị tín hiệu đầu vào.
5
Z
1
Z
2
.
.
Z
m

Mạch tổ hợp
X

tơng đối nhiều thì dùng phơng pháp đại số.
Ph ơng pháp Karnaugh:
Việc sắp xếp các biến trên bảng mintec sao cho các ô đứng cạnh nhau đợc biểu diễn
bằng bộ giá trị chỉ cách nhau 1 bit. Cơ sở của phơng pháp Karnaugh dựa trên tính chất nuốt của
hàm số logic, nghĩa là:
A. B + A. B = A( B + B ) = A. 1 = A
Chơng III: mạch đếm
6
A B C D
A
B
C
Vấn đề
logic thực
Bảng
chân lý
Bảng
Karnaugh
Tối thiểu
hoá
Biểu thức
tối thiểu
Sơ đồ
logic
Biểu thức
logic
Tối thiểu
hoá
Hình II.III.1 Các bước thiết kế mạch logic
tổ hợp

.
+ Mạch đếm BCD: thờng dùng 4 FF, nhng chỉ cho 10 trạng thái khác nhau để biểu
diễn các số hệ 10 từ 0 đến 9. Trạng thái của mạch đợc trình bày dới dạng mã BCD nh BCD 8421
hoặc BCD 2421, v.v
+ Mạch đếm modul M: có dung lợng là M với M là số nguyên dơng bất kỳ. Vì thế
mạch đếm loại này có rất nhiều dạng khác nhau. Mạch thờng dùng cổng logic với FF và các
kiểu hồi tiếp đặc biệt để có thể trình bày kết quả dới dạng số hệ 2 hay dới dạng mã nào đó.
Về chức năng của mạch đếm, ngời ta phân biệt:
+ Các mạch đếm lên (Up Counter), hay còn gọi là mạch đếm cộng, mạch đếm thuận.
+ Các mạch đếm xuống (Down Counter), hay còn gọi là mạch đếm trừ, mạch đếm
ngợc.
+ Các mạch đếm lên xuống (Up Down Counter), hay còn gọi là mạch đếm hỗn
hợp, mạch đếm thuận nghịch.
+ Các mạch đếm vòng (Ring Counter)
Về phơng pháp đa xung nhịp vào mạch đếm, ngời ta phân ra:
7
A B C D
Q
A
Q
B
Q
C
Q
D
Xung đếm
Hình III.I.1 Dạng tổng quát của mạch đếm dùng bốn
FF
A
B

Q
T
FF C
Xung
đếm
A
B C
Hình III.II.1 Sơ đồ mạch đếm hệ 2 kích thích không đồng bộ
1
0
1
0
1
0
1
0
1 2 3 4 5 6 7 8
CLK
A
B
C
Hình III.II.2 Giản đồ xung
đếm
A
AND1
B
AND2
C
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
- Mỗi trạng thái là một số hệ

1
2
3
4
5
6
7
8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
Bảng trạng thái logic