Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng
1

Luận văn Thiết kế và thi công mạch quang
báo dùng EPROM
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng
2


VÀ CÁC IC CÓ LIÊN QUAN ĐẾN MẠCH
CHƯƠNG 1 : GIỚI THIỆU MẠCH QUANG BÁO
Có nhiều cách để làm một mạch quang báo: dùng IC rời, dùng EPROM, dùng vi xử
lý hoặc dùng máy vi tính để điều khiển mạch.
Nếu dùng IC rời thì ta sử dụng các IC giải đa hợp (Demultiplexer) kết hợp với các
Diode để làm thành mạch ROM (kiểu ROM này được gọi là Made Home). Chương trình
cho loại ROM này được tạo ra bằng cách sắp xếp vị trí các Diode trong ma trận, mỗi khi
cần thay đổi chương trình thì phải thay đổi lại vị trí các Diode này (thay đổi về phần cứng).
Dung lượng bộ nhớ kiểu này thay đổi theo kích thước mạch, kích thước càng lớn thì dung
lượng càng lớn (vì khi tăng dung lượng thì phải thêm IC giải đa hợp, thêm các Diode nên
kích thước của mạch tăng lên). Nếu muốn đủ bộ nhớ để chạy một mạch quang báo bình
thường thì kích thước mạch phải rất lớn nên giá thành sẽ lên cao, độ phức tạp tăng lên. Do
đó, dạng ROM này không đáp ứng được yêu cầu của mạch quang báo này.
Khi thay các IC rời ở trên bằng EPROM thì kích thước mạch và giá thành sẽ giảm
đáng kể. Kích thước của EPROM hầu như không tăng theo dung lượng bộ nhớ của nó.
Ngoài ra, khi muốn thay đổi chương trình hiển thị thì ta chỉ việc viết chương trình mới
(thay đổi về phần mềm) nạp vào EPROM hoặc thay EPROM cũ bằng một EPROM mới có
chứa chương trình cần thay đổi. Việc thay đổi chương trình kiểu này thực hiện đơn giản
hơn rất nhiều so với cách dùng IC rời ở trên. Đặc biệt, khi có yêu cầu hiển thị hình ảnh thì
việc sử dụng EPROM để điều khiển là hợp lý nhất, nó đơn giản hơn nhiều so với việc dùng
vi xử lý hoặc máy vi tính để điều khiển. Điều này được giải thích như sau: do vi xử lý và
máy vi tính muốn giao tiếp với bên ngoài đều phải thông qua chương trình và các IC ngoại
vi còn EPROM thì giao tiếp trực tiếp và không cần chương trình điều khiển nó. Vì phải
dùng chương trình nên tín hiệu điều khiển đưa ra ngoài tuần tự, không được liên tục như
EPROM nên khi muốn hiển thị hình ảnh thì sẽ gặp nhiều khó khăn (do hiển thị hình ảnh thì
cần quét cả hàng lẫn cột, và vì tín hiệu điều khiển xuất hiện tuần tự nên sẽ khó đồng bộ
giữa quét hàng và cột, từ đó sẽ gây khó khăn cho việc hiển thị hình ảnh trên bảng đèn).
Khi vi xử lý tham gia vào thì mạch quang báo sẽ có được nhiều chức năng hơn, tiện
lợi hơn nhưng cũng đắt tiền hơn. Với kit vi xử lý điều khiển quang báo ta có thể thay đổi
chương trình hiển thị một cách dễ dàng bằng cách nhập chương trình mới vào RAM (thay

DAO ĐỘNG -
TẠO ĐỊA CHỈ
GI
Ả
I MÃ

ĐỊA CHỈ
GIẢI MÃ
HIỂN THỊ


NGUỒN

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 7

* CHỨC NĂNG CÁC KHỐI
- Dao động – tạo địa chỉ: tạo ra xung vng đưa vào bộ đếm để tạo địa chỉ cho bộ giải
mã hiển thị (EPROM) đồng thời đưa các xung điều khiển đến bộ giải mã địa chỉ.
- Giải mã địa chỉ: nhận xung điều khiển từ bộ dao động – tạo địa chỉ, từ đó đưa ra tín
hiệu cho phép cột LED nào trên bảng đèn (ma trận LED) được phép sáng. Tại mỗi thời
điểm chỉ đưa ra một xung cho phép duy nhất và chỉ có một cột LED tương ứng với vị
trí xung đó được phép sáng. Tín hiệu cho phép này được đưa đến hai bộ chốt dữ liệu.
- Các bộ chốt dữ liệu (I), (II): nhận dữ liệu ở ngõ vào từ bộ giải mã địa chỉ, nhận tín hiệu
cho phép từ bộ giải mã màu. Hai bộ chốt này có ngõ vào điều khiển đảo nhau nên tại
mỗi thời điểm chỉ có một bộ chốt được phép xuất dữ liệu. Quy định: bộ chốt (I) ứng
với các cột LED xanh, bộ chốt (II) ứng với các cột LED đỏ.
- Các bộ đệm ngõ ra (cột, hàng): cách li tải và các mạch ở trước nó. Bộ đệm cũng có tác
dụng làm tăng dòng điện ở ngõ ra.
- Các bộ thúc cơng suất (cột, hàng): khuếch đại dòng điện, bảo đảm cung cấp đủ dòng
điện cho các mạch ở phía sau nó và khơng làm q dòng của các mạch phía trước nó.
- Giải mã hiển thị (EPROM): nhận địa chỉ từ bộ dao động – tạo địa chỉ, đưa dữ liệu ra để
hiển thị trên bảng đèn đồng thời đưa tín hiệu điều khiển đến bộ điều khiển màu.
- Bộ điều khiển màu: nhận tín hiệu từ EPROM và từ đó đưa ra tín hiệu cho phép bộ chốt
nào làm việc, bộ chốt nào ngưng làm việc.
- Bảng đèn (ma trận LED): nhận đồng thời hai tín hiệu từ các bộ thúc hàng và cột để từ
đó cho phép LED nào trên bảng được phép sáng, LED nào khơng được phép sáng.
- Khối nguồn: bảo đảm cung cấp đủ dòng cho tồn bộ mạch nhưng bản thân nó khơng bị
q dòng.
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
SƠ ĐỒ CHỨC NĂNG CỦA IC 4060
SƠ ĐỒ CHÂN IC 4060
Chức năng các chân như sau:
V
DD
, V
SS
: cung cấp nguồn cho IC (ở mạch này V
DD
được nối đến +5V, V
SS
nối đến
0V).
MR: master reset, dùng khóa mạch dao động bên trong IC và reset các bộ đếm. Khi
chân này tác động thì tất cả các ngõ ra của IC đều bị kéo về mức logic thấp.
RS: clock input/oscillator pin, chân này có hai chức năng: khi dùng mạch dao động
từ bên ngồi IC thì nó có nhiệm vụ nhận xung, khi dùng mạch dao động bên trong IC thì
nó là một thành phần của mạch dao động (kết hợp với các chân R
TC
, C
TC
).

9

O
11

O
12

O
13

CP

C
D

R
TC

C
TC

RS

MR

7

5


3

4

5

6

7

8

15

14

13

12

11

9

10

V
DD

V

8

MR

RS

R
TC

C
TC

4060
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 9

O
3
- O
9
, O
11
- O
13
: counter outputs, các ngõ ra của IC. Các ngõ ra này khơng liên
tục mà bị nhảy cấp hai lần: ngõ ra đầu tiên của nó là O
3
chứ khơng phải O
0
(nhảy bỏ 3 tầng
Cấu trúc các phần tử trong mạch dao động của 4060 cho phép thiết kế mạch dao
động hoặc làm việc với tụ-điện trở (mạch dao động R-C) hoặc làm việc với thạch anh.
Ngồi ra, ta cũng có thể thay thế mạch dao động bên trong bằng một tín hiệu xung đồng hồ
từ bên ngồi đưa vào chân RS, khi dùng xung Ck từ bên ngồi thì bộ đếm sẽ hoạt động khi
có cạnh xuống của xung tác động.
* Mạch dao động của 4060 khi dùng tụ-điện trở được ráp như sau:
CP

FF4

FF10
FF12

FF14

O

C
D

3

O
4

O
12

O
13

MR\
RC Rt Ct
1
2 3
Rt << R
R.C << Rt.Ct
Với

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 10

Giải thích ngun lý hoạt động: đây là loại mạch dao động của CMOS. Mạch chỉ
dao động được khi chân MR ở mức cao (chỉ đúng với hình vẽ này, ở cac hình trên thì chân
MR tác động ở mức cao). Nếu chân MR ở mức thấp thì ngõ ra của cổng NAND sẽ bị khóa
chết ở mức logic [1] nên mạch khơng dao động được. Khi chân MR ở mức logic [1] thì
cổng NAND sẽ hoạt động như một cổng NOT. Ta nhận thấy trạng thái logic tại điểm 2 và

xả thì điện thế tại ngõ vào cổng NAND (V
1
) giảm dần, khi V
1
giảm đến giá trị  V
T

một chút thì ngõ ra cổng NAND sẽ chuyển lên trạng thái logic [1] và ngõ ra cổng NOT sẽ
về lại mức logic [0]. Lúc này trạng thái logic tại các điểm 1, 2, 3 lại trở về trạng thái ban
đầu và tụ C
t
lại tiếp tục nạp điện, bắt đầu lại q trình nạp-xả kế tiếp. Và cứ như thế tiếp
tục mãi mãi, ta sẽ có được mạch dao động tạo xung vng với tần số phụ thuộc giá trị R
t
,
C
t
và được tính theo cơng thức sau:

f =

với : Ct  100pF
10K ≤ Rt ≤ 1M
* Mạch dao động 4060 dùng thạch anh được ráp như sau:

IC 4040 là bộ đếm nhị phân khơng đồng bộ gồm 12 tầng Flip-Flop, cả 12 ngõ ra
này (O
0
~O
11
) đều đã được đệm trước khi đưa ra ngồi.
Chân MR (Master Reset) tác động ở mức cao, khi MR tác động thì tồn bộ các ngõ
ra của IC bị kéo xuống mức thấp bất chấp trạng thái của chân CP lúc đó.
IC 4040 thường được dùng làm bộ chia tần số, được sử dụng trong các mạch làm
trễ hoặc để điều khiển sự hoạt động của các bộ đếm khác.
IC 4040 có sơ đồ chân và sơ đồ cấu tạo bên trong như sau:
SƠ ĐỒ NỘI BỘ CỦA IC 4040
SƠ ĐỒ CHÂN IC 4040
Chức năng các chân của IC 4060 như sau:
V
DD
, V
SS


1

2

3

4

5

6

7

8
15

14

13

12

11

9

10


O
9

O
7

O
8

MR

CP
\

O
0

4040
10C
D

MR

CP
\

T


O
10

O
11

11

9

7

6

5

3

2

4

13

12

14

15
IC 4040 có giản đồ thời gian như sau: III. IC 74164:
* Giới thiệu IC 74164:
IC 74164 là một thanh ghi dịch 8 bit vào nối tiếp-ra song song (Serial-in Parallel-
out), làm việc được ở tần số cao nhờ sử dụng Diode Schottky bên trong. Dữ liệu nối tiếp
được nhập vào thơng qua cổng AND 2 ngõ vào, việc nhập này đồng bộ với cạnh lên xung
Ck.
Chân Clear (Clr) tác động khơng đồng bộ với xung Ck, khi chân này tác động thì
thanh ghi dịch sẽ bị xóa, tất cả các ngõ ra của nó sẽ bị kéo xuống mức thấp.
Về mặt giao tiếp với các IC khác thì IC 74164 được chế tạo để tương thích hồn
tồn với các IC thuộc họ TTL (của hãng Motorola).
IC 74164 có sơ đồ chân, sơ đồ nội bộ như sau:
5

6

7

8

14

13

12

11

9

10

V
CC

GN
D

A

Q
B

S
Ơ

Đ
Ồ
CHÂN IC 74164

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 13

V
CC
, GND: dùng cấp nguồn cho IC hoạt động. V
CC
được nối đến cực dương của
nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V). Đối với các IC
số thuộc họ TTL thì đòi hỏi phải có nguồn cung cấp chính xác (5V 5%).
A, B: ngõ vào dữ liệu nối tiếp của IC 74164, đây là hai ngõ vào của một cổng AND
2 ngõ vào. Dữ liệu muốn đến được Flip-Flop đầu tiên để bắt đầu q trình ghi dịch thì phải
qua cổng AND 2 ngõ vào này.
Clk: chân nhận xung clock (tác động cạnh lên). Dữ liệu ở hai ngõ vào A, B được
đưa đến ngõ ra (đồng thời dữ liệu ở các ngõ ra còn lại dịch phải một bit) đồng bộ với xung
đưa vào chân này. Điều này có nghĩa là IC sẽ thực hiện việc ghi dịch mỗi khi có cạnh lên
xung clock tác động.
Clr: chân reset IC, chân này tác động ở mức thấp. Khi chân Clr ở mức logic cao thì
IC được phép hoạt động bình thường (ghi dịch), nhưng khi chân này được đưa xuống mức
logic thấp thì IC bị reset ngay lập tức: tất cả các ngõ ra của nó đều bị kéo xuống mức logic
thấp. Việc reset này khơng đồng bộ với xung clock đưa vào IC, nghĩa là ở bất kỳ trạng thái
nào của xung clock (dù đang ở mức logic cao hay thấp hoặc đang chuyển trạng thái) ta đều
thực hiện được việc reset IC bằng cách hạ chân Clr này xuống mức thấp.

Reset (Clear) L x x L L – L

Shift
H
H
H
H
l l
l h
h l
h h
L
L
L
H
q
A
- q
G
q
A
- q
G
q
A
- q
G
q
A
- q

B

Q
H

SƠ ĐỒ MƠ TẢ HOẠT ĐỘNG BÊN
TRONG CỦA IC 74164
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 14

L (l): LOW Voltage Levels.
H(h): HIGH Voltage Levels.
x: Don’t Care.
q
n
: biểu thị cho trạng thái logic tại ngõ ra thứ n của IC (n: A ~ H).
* Ngun tắc hoạt động của IC 74164:
Ngun tắc hoạt động của IC được giải thích như sau: khi có cạnh lên xung Ck đầu
tiên tác động vào chân Clk thì dữ liệu ở ngõ vào (A, B) sẽ được dịch đến ngõ ra đầu tiên
Q
A
, trạng thái logic của tất cả các ngõ ra khác khơng thay đổi.
Khi xung Ck thứ hai tác động thì dữ liệu từ ngõ ra đầu tiên Q
A
sẽ dịch đến ngõ ra
thứ hai Q
B
, dữ liệu từ ngõ vào được dịch đến ngõ ra đầu tiên, trạng thái logic của tất cả các
ngõ ra còn lại khơng đổi.
Cứ tương tự như thế cho đến khi xung thứ 8 tác động thì dữ liệu đầu tiên đã được

, GND: dùng cấp nguồn cho IC hoạt động. V
CC
được nối đến cực dương của
nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V).
A
0
, A
1
, A
2
: các ngõ vào chọn trạng thái ngõ ra (có thể coi như đây là các đường địa
chỉ của IC 74138). Tổ hợp trạng thái logic của 3 ngõ vào này ta sẽ được 8 trạng thái logic
khác nhau ở 8 ngõ ra của IC (2
3
= 8).
E1, E2, E3: 3 ngõ vào điều khiển IC. IC chỉ được phép hoạt động bình thường khi
cả 3 chân này đều ở mức logic cho phép IC hoạt động (cụ thể là E1, E2 ở mức logic thấp,
E3 ở mức logic cao). Chỉ cần 1 trong 3 chân này ở mức logic khơng phù hợp thì IC sẽ bị
16

1

2

3

4

5


\
A
2

A
1
E
2
\
E
3

O
7
\

O
0
\

O
1
\

O
2
\

O
3

IC 74138 có sơ đồ mơ tả hoạt động bên trong như sau: Bảng trạng thái của IC 74138:

INPUTS OUTPUTS
E1\

E2\

E3 A
0
A
1
A
2
O
0

E3

O
6

O
7

O
5

O
4

O
3

O
2

O
1

O
0

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 16

H

H
H
x
x
x
L
H
L
H
L
H
L
H
x
x
x
L
L
H
H
L
L
H
H
x
x
x
L
L
L

H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H

H
H
L

H: HIGH Voltage Level.
L: LOW Voltage Level.
x: Don’t care.
* Ngun tắc hoạt động của IC 74138:
Dựa vào bảng trạng thái ta thấy: chỉ cần 1 trong 3 chân cho phép (E1, E2, E3) ở
trạng thái cấm (khơng cho phép IC hoạt động) thì tất cả các ngõ ra của IC 74138 đều ở
mức logic cao bất chấp trạng thái logic của các chân địa chỉ (A
0
, A
1
, A
2
). Chẳng hạn như
khi chân E1 ở mức logic cao thì tất cả các ngõ ra của IC đều ở mức logic cao, bất chấp
trạng thái của các chân còn lại như: E2, E3, A
0
, A
1
, A
2
.
Ta nhận thấy khi cả 3 đường địa chỉ đều ở mức logic thấp 00h (với điều kiện là các
ngõ vào điều khiển đều phải ở mức logic thích hợp để IC hoạt động) thì chỉ có duy nhất
một ngõ ra đầu tiên là ở mức logic thấp, tất cả các ngõ ra còn lại đều ở mức logic cao.
Khi địa chỉ đưa vào IC tăng lên một (01h) thì mức logic thấp này được chuyển đến
ngõ ra thứ hai và cũng chỉ có duy nhất ngõ ra này ở mức logic thấp.

8

15

14

13

12

11

9

10

V
CC

GND

OE
\

D
2

D
1


D
5

74373
20

19

17

18

D
4

O
4

O
5

LE

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 17

SƠ ĐỒ CHÂN IC 74373

2
tương ứng với D
2
,… O
8
tương ứng với D
8
.
IC 74373 có sơ đồ nội bộ như sau:

Bảng các trạng thái hoạt động của IC 74373:

OUTPUT
ENABLE
(OE)
LATCH
ENABLE
(LE)

D
n

G
D

D
1

D

G
G
O
O
O
D
2

D
8

O
1

O
2

O
8

OUTPUT
ENABLE

Khi cả hai chân điều khiển đều ở trạng thái cấm (chân OE ở mức logic cao, chân
LE ở mức logic thấp) thì ngõ ra sẽ ở trạng thái tổng trở cao và ngõ vào sẽ khơng được phép
nhập dữ liệu mới vào. Như vậy, ở trạng thái này thì IC hồn tồn khơng giao tiếp với bất
kỳ linh kiện nào khác ở cả ngõ vào và ngõ ra.
VI. IC 74573:
IC 74573 cũng là một bộ chốt dữ liệu 8 bit giống như IC 74373. Nó cũng có hai
chân điều khiển việc chốt và xuất dữ liệu, mức logic cho phép của các chân điều khiển này
cũng giống như ở IC 74373. Ngồi ra, IC 74573 còn có chức năng các chân, bảng trạng
thái, ngun lý hoạt động đều giống với IC 74373, chỉ có sơ đồ chân là khác.
Việc thiết kế các IC như vậy nhằm đáp ứng được các nhu cầu rất đa dạng của người
tiêu dùng, giúp việc sử dụng các IC được linh hoạt hơn trong nhiều ứng dụng khác nhau.
IC 74573 có sơ đồ chân như sau:
SƠ ĐỒ CHÂN IC 74573
16

1

2

3

4

5

2

D
1

O
1

O
2

O
3

D
3

O
8

D
8

D
7

O
7

O

Svth: Vương Kiến Hưng 19 VII. IC 74241:
* Giới thiệu về IC 74241:
IC 74241 gồm 8 bộ đệm/thúc dữ liệu ở bên trong với ngõ ra 3 trạng thái. Các
đường này được chia làm hai nhóm, mỗi nhóm có một chân điều khiển riêng. Hai nhóm
này làm việc độc lập với nhau, các chân điều khiển cũng khơng gây ảnh hưởng gì đến
nhau. Nói rõ hơn là khi một nhóm có chân điều khiển đang ở trạng thái cho phép truyền dữ
liệu, nhóm còn lại có chân điều khiển ở trạng thái cấm (khơng cho phép truyền dữ liệu) thì
chỉ có nhóm thứ hai là khơng được phép truyền dữ liệu, còn nhóm thứ nhất được phép
truyền tự do.
Hai chân điều khiển này có trạng thái logic lúc cho phép đảo nhau nên khi hai chân
có cùng trạng thái logic thì chỉ có duy nhất một nhóm là được phép truyền dữ liệu, nhóm
còn lại sẽ có ngõ ra tổng trở cao.
IC 74241 có sơ đồ chân như sau:
SƠ ĐỒ CHÂN IC 74241
Chức năng các chân:
V
CC
, GND: đây là hai chân cấp nguồn cho IC. V
CC
nối đến +5V, GND nối với mass
(0V). Do là IC số thuộc họ TTL nên nguồn cung cấp cần phải có độ ổn định tốt thì IC mới

: các ngõ ra của nhóm 2.
IC 74241 có sơ đồ nội bộ như sau:

16

1

2

3

4

5

6

7

8

15

14

13

12

11


2Y
1

1A
4

2A
2

2A
1

2Y
2

1A
3

74241

20

19

17

18

2Y

2

2A
3

2A
4

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 20

Bảng các trạng thái hoạt động của IC 74241:

INPUTS INPUTS
1G D
OUTPUTS
2G D
OUTPUTS
L
L
H

làm cho cả 4 ngõ ra của nhóm 1 ở trạng thái tổng trở cao, bất chấp trạng thái logic ở các
ngõ vào.
VIII. IC 7404:
7404 là loại IC cổng thuộc họ TTL, bên trong nó gồm 6 cổng đảo.
Khi số lượng cổng được sử dụng ít hơn 6 thì ở các cổng khơng sử dụng ta nên nối
nó lên +V
CC
hay nối xuống mass qua một điện trở khoảng vài trăm  đến 1K để các
cổng khơng sử dụng này khơng gây nhiễu đến q trình làm việc của các cổng khác.
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 21

IC 7404 cần nguồn ni chuẩn 5V ( 10%).
IC 7404 có sơ đồ chân như sau:

SƠ ĐỒ CHÂN IC 7404
Để việc sử dụng IC được tốt hơn thì ta nên xem bảng các thơng số của IC 7404 do
nhà sản xuất cung cấp.

KÝ HIỆU THẤP NHẤT ĐIỂN HÌNH CAO NHẤT ĐƠN VỊ ĐO
V
CC
4.5 5.0 5.5 V
T

thấp thì có dòng điện từ ngồi đổ vào IC (từ tải hoặc +V
CC
đến ngõ vào IC rồi xuống
mass), dòng này có giá trị cao.
1

2

3

4

5

6

7

8

14

13

12

11

9


nên ROM chỉ được sản xuất hàng loạt ở số lượng lớn và ghi cùng một chương trình có độ
phổ dụng cao (chương trình được sử dụng trong nhiều ứng dụng thực tế với số lượng lớn).
Để đáp ứng cho các nhu cầu riêng biệt hay các u cầu có độ phổ dụng khơng cao
(sử dụng với số lượng ít), ROM thảo chương được đã được chế tạo (PROM: Programable
ROM nghĩa là ROM có thể lập trình được). Tuy nhiên, với PROM thì người sử dụng chỉ
ghi chương trình được có một lần, nếu ghi sai hay muốn đổi chương trình khác thì phải
thay PROM mới. Để khắc phục thiếu sót này, EPROM đã được chế tạo.
EPROM (Erasable PROM: ROM có thể lập trình được và xóa được). EPROM có
hai loại là UV-EPROM (Ultra Violet EPROM: EPROM xóa bằng tia cực tím) và E-
EPROM (Electrically EPROM: EPROM xóa bằng xung điện). Do UV-EPROM được sử
dụng rộng rãi hơn E-EPROM nên khi nói đến EPROM thì thường là nói đến UV-EPROM.
EPROM được xóa bằng cách rọi tia cực tím với bước sóng và cường độ thích hợp trong
khoảng thời gian mà nhà sản xuất quy định vào cửa sổ xóa trên lưng EPROM. Việc xóa E-
EPROM được thực hiện bằng các xung điện nên sẽ dễ dàng, nhanh chóng và chính xác hơn
khi xóa EPROM. Tuy nhiên, để xóa được E-EPROM thì cần phải có các mạch xóa riêng
biệt cho từng loại E-EPROM, và mạch xóa này phải hoạt động tốt, nếu khơng sẽ làm cho
E-EPROM hoạt động khơng bình thường (khơng như mạch xóa EPROM, có thể xóa được
nhiều loại EPROM trong cùng một lúc và chỉ cần sử dụng cùng một mạch xóa và nếu
mạch xóa có bị hỏng thì ta chỉ khơng xóa được EPROM chứ khơng ảnh hưởng gì tới sự
hoạt động của nó sau này).
Thời gian gần đây có xuất hiện thêm loại IC nhớ mới: bộ nhớ Flash (có người gọi
là Flash ROM). Ngun lý hoạt động của bộ nhớ Flash cũng giống như E-EPROM, chỉ có
điện thế xóa thấp hơn và tốc độ làm việc của nó nhanh hơn so với E-EPROM. Bộ nhớ
Flash này thường được sử dụng thay thế cho các ổ đĩa mềm và cứng trong các máy tính
MÃ

SỐ
VÀO
MÃ S
Ố

Ngun lý hoạt động của EPROM khi ở chế độ đọc dữ liệu như sau (giải thích dựa
vào hình vẽ trên): địa chỉ đặt vào EPROM sẽ được giải mã thành các địa chỉ hàng và địa
chỉ cột riêng biệt bên trong nó (do ma trận nhớ được tổ chức theo cách chọn trùng phùng)
nhờ các mạch X DECODER và Y DECODER. Dữ liệu ứng với địa chỉ này sẽ được đưa
đến bộ đệm ngõ ra (OUTPUT BUFFER) và chỉ được phép xuất ra khi được sự cho phép
của bộ điều khiển xuất dữ liệu (OUTPUT CONTROL). Do đó các chân OE, CE phải ở
mức logic thấp (0V); các chân PGM, V
PP
phải ở mức logic cao (V
CC
) khi EPROM đang ở
chế độ đọc dữ liệu.
Tổ chức ma trận nhớ theo cách chọn trùng phùng: địa chỉ của một tế bào nhớ được
quy định bởi địa chỉ hàng và địa chỉ cột, chỉ có những tế bào nhớ mà địa chỉ hàng và địa
chỉ cột đều ở mức logic cao thì mới được chọn để đưa dữ liệu ra ngồi. Để hiểu rõ hơn về
cách tổ chức ma trận nhớ theo cách chọn trùng phùng, ta hãy xem hình vẽ sau: OUTPUT
CONTROL

Y
DECODER
X

1

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 24
TỔ CHỨC MA TRẬN NHỚ THEO CÁCH CHỌN TRÙNG PHÙNG
Ta nhận thấy trong hình vẽ trên thì tế bào nhớ chỉ có một bit. Khi muốn số lượng
bit ở ngõ ra tăng lên thì số lượng bit trong một tế bào nhớ phải tăng lên theo, và lúc này số
lượng đường bit cũng phải tăng lên tương ứng, kéo theo số cổng đệm ngõ ra cũng phải tăng
lên theo.
Chẳng hạn như EPROM 2764 có 8 bit ở ngõ ra thì tế bào nhớ của nó phải là 8 bit, 8
bit này được đưa đến 8 đường bit riêng biệt, mỗi đường bit cũng được nối đến một bộ đệm
ngõ ra riêng biệt.
III. KHẢO SÁT VÀI EPROM THƠNG DỤNG:
1. EPROM 2732:
EPROM 2732 là một IC nhớ có dung lượng 4 Kbyte, gồm 12 đường địa chỉ, 24
chân. Các chân được sắp xếp như sau:
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 25

+5V D
out

Standby V
IH
Don’t Care +5V High Z
Program V
IL
V
PP
+5V D
in

Program Verify V
IL
V
IL
+5V D
out

Program Inhibit V
IH
V
PP
+5V High Z

Chức năng các chân:
V
CC
, GND: là hai chân cấp nguồn cho EPROM, V

7
: các đường dữ liệu của EPROM. Khi EPROM đang nạp trình thì nó có
nhiệm vụ đưa dữ liệu vào bên trong EPROM, còn khi đang đọc thì nó lại lấy dữ liệu từ bên
trong EPROM đưa ra ngồi. Do khi ở trạng thái chờ thì các đường dữ liệu này sẽ ở trạng
1

2

3

5

16

4

6

7

8

15

14

13

12


8

D
0

D
7

A
7

A
6

D
6

D
5

2732

20

19

17

18



A
10

A
0

OE/V
PP

CE