Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 1
PHẦN I: MỞ ĐẦU
I. LỜI GIỚI THIỆU:
Ngày nay, trước khi bước vào một hiệu sách, bạn có thể biết được hiệu sách đó
bán các loại sách gì, có loại sách mà mình cần mua không… nhờ vào bảng đèn quang
báo rất bắt mắt đặt trước cửa hiệu. Hoặc khi vào sân bay bạn biết được giờ giấc các
chuyến bay, các thông báo ngắn của phi trường, … cũng nhờ vào quang báo. Đôi khi đi
ngoài đường ở thành phố lúc về đêm, bạn sẽ thấy được các bảng quang báo lớn hơn với
các hình ảnh cử động được như li Coca Cola đang sủi bọt, các logo sản phẩm xuất hiện
dần dần theo nhiều kiểu (tràn từ dưới lên, từ trên xuống, lan dần từ trái qua phải, từ
phải qua trái, …)
Như vậy quang báo ngày nay đã được đưa vào sử dụng ở rất nhiều lónh vực khác
nhau như: giới thiệu sản phẩm, thông báo tin tức (thay cho các bản tin bằng giấy)… Với
ứng dụng rộng rãi như vậy, ta hãy thử tìm hiểu xem một mạch quang báo gồm những
gì, nguyên lý hoạt động của nó ra sao,… qua đề tài “Thiết kế và thi công mạch quang
báo dùng EPROM”.
II. GIỚI HẠN ĐỀ TÀI:
Như đã giới thiệu ở trên, quang báo có thể hiển thò được các hình ảnh cử động
chứ không gói gọn trong việc hiển thò các chữ. Tuy nhiên, do điều kiện có hạn nên đề
tài chỉ giới hạn ở việc hiển thò các chữ chạy, chớp tắt với màu của chữ được thay đổi
theo ý của người viết chương trình.
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 2
PHẦN II: GIỚI THIỆU VỀ MẠCH QUANG
BÁO VÀ CÁC IC CÓ LIÊN QUAN ĐẾN MẠCH
CHƯƠNG 1 : GIỚI THIỆU MẠCH QUANG BÁO
Có nhiều cách để làm một mạch quang báo: dùng IC rời, dùng EPROM, dùng vi
chương trình như EPROM). Do vi xử lý có nhiều chức năng nên việc đổi màu cho bảng
đèn cũng được thực hiện một cách dễ dàng. Tuy nhiên, khi sử dụng vi xử lý để làm
mạch quang báo thì giá thành của mạch lại tăng lên nhiều so với khi sử dụng EPROM
vì kit vi xử lý cần phải có EPROM lưu chương trình điều khiển cho vi xử lý, các IC
ngoại vi (giao tiếp bàn phím, hiển thò,…), các RAM để nhớ chương trình, các phím nhập
dữ liệu (do có phím nên kích thước mạch tăng lên nhiều)… Ngoài ra, do vi xử lý phải
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 3
gởi dữ liệu ra IC ngoại vi (thường là 8255A) rồi mới điều khiển việc hiển thò trên bảng
đèn nên khi cần hiển thò hình ảnh thì cách dùng vi xử lý sẽ phức tạp hơn nhiều so với
khi dùng EPROM (như đã giải thích ở trên).
Ngoài ra, mạch quang báo còn có thể được điều khiển bằng máy vi tính. Tuy
nhiên, khi dùng máy tính để điều khiển quang báo thì rất đắt tiền, chiếm diện tích lớn
mà chất lượng hiển thò cũng không hơn so với khi dùng EPROM.
Qua các phương án được nêu ra ở trên thì cách sử dụng EPROM được chọn vì
đáp ứng được yêu cầu của một mạch quang báo bình thường, giá thành lại rẻ hơn và
mạch điện đơn giản hơn so với khi dùng kit vi xử lý hoặc dùng máy vi tính, việc thay
đổi chương trình cũng dễ dàng hơn nhiều so với việc can thiệp vào phần cứng như cách
dùng các IC rời.
Dưới đây là sơ đồ khối của một mạch quang báo dùng EPROM với màu của chữ
thay đổi được tuỳ theo chương trình nạp vào EPROM.
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 4
SƠ ĐỒ KHỐI MẠCH QUANG BÁO DÙNG EPROM
CHỐT DỮ
LIỆU (II)
ĐỆM NGÕ RA
(HÀNG)
THÚC CÔNG
SUẤT
(HÀNG)
ĐỆM NGÕ RA
CỘT (I)
ĐỆM NGÕ RA
CỘT (II)
THÚC CÔNG
SUẤT CỘT (I)
THÚC CÔNG
SUẤTCỘT (II)
BẢNG ĐÈN
(MA TRẬN LED)
NGUỒN
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 5
* CHỨC NĂNG CÁC KHỐI
- Dao động – tạo đòa chỉ: tạo ra xung vuông đưa vào bộ đếm để tạo đòa chỉ cho bộ
giải mã hiển thò (EPROM) đồng thời đưa các xung điều khiển đến bộ giải mã đòa
chỉ.
- Giải mã đòa chỉ: nhận xung điều khiển từ bộ dao động – tạo đòa chỉ, từ đó đưa ra tín
TC
,
C
TC
; tất cả các ngõ ra (10 ngõ ra từ O
3
~O
9
, O
11
~O
13
) đều được đệm sẵn từ bên trong
trước khi đưa ra ngoài. Quan trọng hơn hết là chân Master Reset (MR) dùng để cấm
mạch dao động làm việc và reset mạch đếm. Khi chân MR ở mức logic cao, nó sẽ reset
mạch đếm làm tất cả các ngõ ra của bộ đếm đều ở mức logic thấp, việc reset này hoàn
toàn độc lập với các ngõ vào khác (bất chấp trạng thái logic ở các ngõ vào còn lại).
IC 4060 có sơ đồ chân và sơ đồ chức năng như sau:
SƠ ĐỒ CHỨC NĂNG CỦA IC 4060
5
O
6
O
7
O
8
O
9
O
11
O
12
O
13
CP
C
D
R
TC
C
TC
RS
MR
7 5 4 6 14 13 15 1 2 3
O
12
O
4
O
6
O
3
O
9
O
7
O
8
MR
RS
R
TC
C
TC
4060
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 7
).
Sơ đồ mô tả hoạt động bên trong của 4060 được vẽ như sau: Do xung Ck khi lấy ra ở ngõ ra đầu tiên (O
3
) của IC 4060 thì đã được chia qua 3
tầng Flip-Flop một cách tự động nên giản đồ thời gian ở đây chỉ vẽ bắt đầu khi có xung
Ck thứ 3 tác động vào IC.
Giản đồ thời gian của IC 4060 như sau:
MR
O
3
O
4
O
12
O
13
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 8
Cấu trúc các phần tử trong mạch dao động của 4060 cho phép thiết kế mạch dao
động hoặc làm việc với tụ-điện trở (mạch dao động R-C) hoặc làm việc với thạch anh.
Ngoài ra, ta cũng có thể thay thế mạch dao động bên trong bằng một tín hiệu xung
đồng hồ từ bên ngoài đưa vào chân RS, khi dùng xung Ck từ bên ngoài thì bộ đếm sẽ
hoạt động khi có cạnh xuống của xung tác động.
* Mạch dao động của 4060 khi dùng tụ-điện trở được ráp như sau:
Giải thích nguyên lý hoạt động: đây là loại mạch dao động của CMOS. Mạch
chỉ dao động được khi chân MR ở mức cao (chỉ đúng với hình vẽ này, ở cacù hình trên
t
). Khi C
t
xả thì điện thế tại ngõ vào cổng NAND (V
1
) giảm dần, khi V
1
giảm đến
giá trò V
T
một chút thì ngõ ra cổng NAND sẽ chuyển lên trạng thái logic [1] và ngõ ra
cổng NOT sẽ về lại mức logic [0]. Lúc này trạng thái logic tại các điểm 1, 2, 3 lại trở
về trạng thái ban đầu và tụ C
t
lại tiếp tục nạp điện, bắt đầu lại quá trình nạp-xả kế tiếp.
Và cứ như thế tiếp tục mãi mãi, ta sẽ có được mạch dao động tạo xung vuông với tần
số phụ thuộc giá trò R
t
, C
t
và được tính theo công thức sau:
f =
với : Ct 100pF
10KΩ ≤ Rt ≤ 1MΩ
C
t
R
t
IC 4040 là bộ đếm nhò phân không đồng bộ gồm 12 tầng Flip-Flop, cả 12 ngõ ra
này (O
0
~O
11
) đều đã được đệm trước khi đưa ra ngoài.
Chân MR (Master Reset) tác động ở mức cao, khi MR tác động thì toàn bộ các
ngõ ra của IC bò kéo xuống mức thấp bất chấp trạng thái của chân CP lúc đó.
IC 4040 thường được dùng làm bộ chia tần số, được sử dụng trong các mạch làm
trễ hoặc để điều khiển sự hoạt động của các bộ đếm khác.
IC 4040 có sơ đồ chân và sơ đồ cấu tạo bên trong như sau:
SƠ ĐỒ NỘI BỘ CỦA IC 4040
SƠ ĐỒ CHÂN IC 4040
MR\
11
10
C2C1
R2
2
O
1
O
10
O
9
O
7
O
8
MR
CP\
O
0
4040
10
C
D
MR
CP\
T
Svth: Vương Kiến Hưng 10
Chức năng các chân của IC 4060 như sau:
V
DD
, V
SS
: hai chân cấp nguồn của IC. V
DD
nối với nguồn dương, V
SS
nối với
nguồn âm. Ở mạch này V
DD
được nối đến +5V, V
SS
được nối với mass (0V).
CP: clock input, chân nhận xung của IC. Để IC hoạt động được thì phải có xung
đưa vào nó (vì bộ đếm thực chất là các bộ chia tần số nên bắt buộc phải có tần số ngõ
vào mới lấy được tần số cần chia ở ngõ ra). IC 4040 hoạt động với cạnh xuống của
xung tác động: khi xung đưa vào IC chuyển từ trạng thái logic cao về trạng thái logic
thấp thì bộ đếm sẽ đếm lên một xung (hoặc tần số ở ngõ ra được chia đôi thêm một lần
nữa).
MR: master reset input, chân này dùng để reset IC, tác động ở mức cao. Khi
chân MR được đưa lên mức logic cao thì IC 4040 bò reset làm toàn bộ các ngõ ra của nó
bò kéo xuống mức logic thấp.
O
0
~ O
11
D
FF1
MR
O
0
O
1
O
11
CP
O
SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN TRONG CỦA IC 4040
Ck
MR
O
0
O
1
O
10
O
11
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 11
dòch thì phải qua cổng AND 2 ngõ vào này.
Clk: chân nhận xung clock (tác động cạnh lên). Dữ liệu ở hai ngõ vào A, B được
đưa đến ngõ ra (đồng thời dữ liệu ở các ngõ ra còn lại dòch phải một bit) đồng bộ với
xung đưa vào chân này. Điều này có nghóa là IC sẽ thực hiện việc ghi dòch mỗi khi có
cạnh lên xung clock tác động.
Clr: chân reset IC, chân này tác động ở mức thấp. Khi chân Clr ở mức logic cao
thì IC được phép hoạt động bình thường (ghi dòch), nhưng khi chân này được đưa xuống
mức logic thấp thì IC bò reset ngay lập tức: tất cả các ngõ ra của nó đều bò kéo xuống
mức logic thấp. Việc reset này không đồng bộ với xung clock đưa vào IC, nghóa là ở
bất kỳ trạng thái nào của xung clock (dù đang ở mức logic cao hay thấp hoặc đang
chuyển trạng thái) ta đều thực hiện được việc reset IC bằng cách hạ chân Clr này
xuống mức thấp.
1 2 3
4
5
6
7
8 14 13
12
11 9 10
V
CC
GND
A
Q
B
Q
A
IC 74164 có bảng các trạng thái hoạt động như sau:
OPERATING
MODE
INPUTS OUTPUTS
Clr A B Q
A
Q
B
– Q
H
Reset (Clear) L x x L L – L
Shift
H
H
H
H
l l
l h
Nguyên tắc hoạt động của IC được giải thích như sau: khi có cạnh lên xung Ck
đầu tiên tác động vào chân Clk thì dữ liệu ở ngõ vào (A, B) sẽ được dòch đến ngõ ra
đầu tiên Q
A
, trạng thái logic của tất cả các ngõ ra khác không thay đổi.
Khi xung Ck thứ hai tác động thì dữ liệu từ ngõ ra đầu tiên Q
A
sẽ dòch đến ngõ
ra thứ hai Q
B
, dữ liệu từ ngõ vào được dòch đến ngõ ra đầu tiên, trạng thái logic của tất
cả các ngõ ra còn lại không đổi.
A
B
Clk
Clr
D
Q
C
D
Q
A
D Q
C
D
C
D
được với tần số cao, nó đặc biệt thích hợp khi dùng làm bộ giải mã đòa chỉ tác động vào
chân chọn IC (Chip Select) của các IC nhớ lưỡng cực.
IC 74138 có sơ đồ chân như sau:
SƠ ĐỒ CHÂN IC 74138
Chức năng các chân của IC 74138:
V
CC
, GND: dùng cấp nguồn cho IC hoạt động. V
CC
được nối đến cực dương của
nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V).
A
0
, A
1
, A
2
: các ngõ vào chọn trạng thái ngõ ra (có thể coi như đây là các đường
đòa chỉ của IC 74138). Tổ hợp trạng thái logic của 3 ngõ vào này ta sẽ được 8 trạng thái
logic khác nhau ở 8 ngõ ra của IC (2
3
= 8).
E1, E2, E3: 3 ngõ vào điều khiển IC. IC chỉ được phép hoạt động bình thường
khi cả 3 chân này đều ở mức logic cho phép IC hoạt động (cụ thể là E1, E2 ở mức logic
0
E
1
\ A
2
A
1
E
2
\ E
3
O
7
\
O
0
\ O
1
\ O
2
\
O
3
\ O
4
\
O
5
2
O
0
\ O
1
\ O
2
\ O
3
\ O
4
\ O
5
\ O
6
\ O
7
\
H
X
X
L
L
L
L
L
L
L
L
x
L
H
x
x
x
L
L
H
H
L
L
H
H
x
x
x
L
L
L
L
H
H
H
H
H
H
H
L
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
E1\ E2\ E3
O
6
O
7
O
5
O
4
O
3
O
2
O
1
O
0
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 15
L: LOW Voltage Level.
x: Don’t care.
* Nguyên tắc hoạt động của IC 74138:
Dựa vào bảng trạng thái ta thấy: chỉ cần 1 trong 3 chân cho phép (E1, E2, E3) ở
trạng thái cấm (không cho phép IC hoạt động) thì tất cả các ngõ ra của IC 74138 đều ở
mức logic cao bất chấp trạng thái logic của các chân đòa chỉ (A
0
, A
SƠ ĐỒ CHÂN IC 74373
Chức năng các chân của IC như sau:
V
CC
, GND: tương tự như các IC trên, hai chân này cũng dùng để cấp nguồn nuôi
cho IC, V
CC
cũng nối với +5V, GND được nối mass.
LE: latch enable, chân cho phép chốt dữ liệu. Khi chân này ở mức logic cao thì
dữ liệu mới được phép nhập vào IC, khi nó ở mức logic thấp thì dữ liệu mới không được
phép nhập vào và dữ liệu cũ (đã được đưa vào trước đó) vẫn còn ở ngõ ra của nó.
16
1 2 3
4
5
6
7
8
15 14 13 12 11
9 10
V
CC
GND OE\
D
6
D
5
74373
20 19 17
18
D
4
O
4
O
5
LE
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 16
OE: output enable, chân cho phép xuất dữ liệu. Khi chân này ở mức logic thấp
thì dữ liệu ở ngõ ra của Flip-Flop (bên trong IC) được đưa ra ngoài. Ngược lại, khi chân
này ở mức logic cao thì dữ liệu không được phép đưa ra ngoài và tất cả cá ngõ ra đều ở
trạng thái tổng trở cao.
D
1
– D
8
: data inputs, các ngõ vào của IC. Dữ liệu được đưa vào IC thông qua
các ngõ này.
OUTPUT
ENABLE
(OE)
LATCH
ENABLE
(LE)
D
nO
n
L
L
L
H
H
H
L
X
H
L
X
X
H
L
Q
2
O
8
OUTPUT
ENABLE
OE
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 17
D
n
: ngõ vào thứ n của IC.
O
n
: ngõ ra thứ n (tương ứng ngõ vào thứ n) .
* Nguyên tắc hoạt động của IC 74373:
Dựa vào bảng trạng thái ta nhận thấy dữ liệu mới chỉ được phép truyền qua IC
khi cả hai chân điều khiển (LE và OE) ở mức logic thích hợp: LE ở mức logic cao, OE ở
mức logic thấp. Khi cả hai chân điều khiển ở trạng thái này thì dữ liệu ở ngõ vào sẽ
được đưa vào bên trong IC (truyền qua các Flip-Flop) và đưa thẳng ra ngoài thông qua
các cổng đệm ngõ ra 3 trạng thái.
Khi chân OE ở mức logic thấp (cho phép) mà chân LE cũng ở mức logic thấp
(cấm) thì dữ liệu ở ngõ ra của IC là dữ liệu cũ (vừa mới được truyền qua IC). Lúc này
dữ liệu mới ở ngõ vào sẽ không được phép nhập vào IC.
Ngược lại, khi chân OE ở mức logic cao thì ngõ ra của IC sẽ ở trạng thái tổng trở
cao, bất chấp trạng thái logic của các ngõ vào còn lại. Mặc dù ngõ ra ở trạng thái tổng
trở cao nhưng dữ liệu ở ngõ vào (nếu có) vẫn được phép đưa vào IC (đưa đến ngõ ra
của các Flip-Flop ở bên trong IC). Dữ liệu này sẽ được phép truyền đến ngõ ra khi
chân OE về lại mức logic thấp.
CC
GND
OE\
D
2
D
1
O
1
O
2
O
3
D
3
O
8
D
8
D
7
O
nhau. Nói rõ hơn là khi một nhóm có chân điều khiển đang ở trạng thái cho phép
truyền dữ liệu, nhóm còn lại có chân điều khiển ở trạng thái cấm (không cho phép
truyền dữ liệu) thì chỉ có nhóm thứ hai là không được phép truyền dữ liệu, còn nhóm
thứ nhất được phép truyền tự do.
Hai chân điều khiển này có trạng thái logic lúc cho phép đảo nhau nên khi hai
chân có cùng trạng thái logic thì chỉ có duy nhất một nhóm là được phép truyền dữ liệu,
nhóm còn lại sẽ có ngõ ra tổng trở cao.
IC 74241 có sơ đồ chân như sau:
SƠ ĐỒ CHÂN IC 74241
Chức năng các chân:
V
CC
, GND: đây là hai chân cấp nguồn cho IC. V
CC
nối đến +5V, GND nối với
mass (0V). Do là IC số thuộc họ TTL nên nguồn cung cấp cần phải có độ ổn đònh tốt thì
IC mới làm việc tốt được (VCC 5%).
1G: chân điều khiển của nhóm 1. Như đã giới thiệu ở trên thì IC này được chia
làm hai nhóm, đây là một nhóm của nó. Chân này sẽ cho phép các phần tử trong nhóm
của nó (nhóm 1) được phép hay không được phép truyền dữ liệu. Nó tác động ở mức
logic thấp, có nghóa là khi chân này ở mức logic thấp thì dữ liệu mới được phép truyền
qua, ngược lại khi nó ở mức logic cao thì dữ liệu không được phép truyền qua và ngõ ra
sẽ ở trạng thái tổng trở cao.
2G: chân điều khiển của nhóm 2. Cũng tương tự như chân 1G, chân này điều
1Y
1
1Y
2
1Y
3
1A
2
1Y
4
2Y
1
1A
4
2A
2
2A
1
2Y
2
1A
3
74241
Bảng các trạng thái hoạt động của IC 74241:
INPUTS OUTPUTS INPUTS OUTPUTS
1G D 2G D
L
L
H
L
H
X
L
H
Z
H
H
L
L
H
X
L
H
Z
2A
4
1Y
1
2Y
1
1Y
2
2Y
2
1Y
3
2Y
3
1Y
4
2Y
4
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 20
Xét nguyên tắc hoạt động của nhóm 1, nhóm này được điều khiển bởi chân 1G.
Chân điều khiển của nhóm này tác động ở mức logic thấp, nghóa là dữ liệu chỉ được
phép truyền qua khi nó đang ở mức logic thấp. Khi chân điều khiển ở mức logic cao thì
nó sẽ làm cho cả 4 ngõ ra của nhóm 1 ở trạng thái tổng trở cao, bất chấp trạng thái
logic ở các ngõ vào.
VIII. IC 7404:
7404 là loại IC cổng thuộc họ TTL, bên trong nó gồm 6 cổng đảo.
I
OL
20 mA
Giải thích các chữ viết tắt ở bảng trên
V
CC
: nguồn cung cấp cho IC.
T
A
: giới hạn nhiệt độ của môi trường làm việc cho IC (IC còn hoạt động được
khi nhiệt độ môi trường làm việc còn trong giới hạn cho phép, cụ thể là từ 0
o
C – 70
o
C).
1 2 3 4 5 6 7
8 14 13 12 11 9 10
V
CC
GND
7404
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 21
I
OH
: dòng ngõ ra của IC khi ngõ ra ở mức logic cao. Khi ngõ ra của IC ở mức
logic cao thì có dòng điện từ IC đổ ra để cung cấp cho tải, dòng này có giá trò thấp.
mới vào nên ROM chỉ được sản xuất hàng loạt ở số lượng lớn và ghi cùng một chương
trình có độ phổ dụng cao (chương trình được sử dụng trong nhiều ứng dụng thực tế với
số lượng lớn).
Để đáp ứng cho các nhu cầu riêng biệt hay các yêu cầu có độ phổ dụng không
cao (sử dụng với số lượng ít), ROM thảo chương được đã được chế tạo (PROM:
Programable ROM nghóa là ROM có thể lập trình được). Tuy nhiên, với PROM thì
người sử dụng chỉ ghi chương trình được có một lần, nếu ghi sai hay muốn đổi chương
trình khác thì phải thay PROM mới. Để khắc phục thiếu sót này, EPROM đã được chế
tạo.
EPROM (Erasable PROM: ROM có thể lập trình được và xóa được). EPROM có
hai loại là UV-EPROM (Ultra Violet EPROM: EPROM xóa bằng tia cực tím) và E-
EPROM (Electrically EPROM: EPROM xóa bằng xung điện). Do UV-EPROM được sử
dụng rộng rãi hơn E-EPROM nên khi nói đến EPROM thì thường là nói đến UV-
EPROM. EPROM được xóa bằng cách rọi tia cực tím với bước sóng và cường độ thích
hợp trong khoảng thời gian mà nhà sản xuất quy đònh vào cửa sổ xóa trên lưng
EPROM. Việc xóa E-EPROM được thực hiện bằng các xung điện nên sẽ dễ dàng,
nhanh chóng và chính xác hơn khi xóa EPROM. Tuy nhiên, để xóa được E-EPROM thì
cần phải có các mạch xóa riêng biệt cho từng loại E-EPROM, và mạch xóa này phải
MÃ
SỐ
VÀO
MÃ SỐ RA
ROM
CÁC NGÕ VÀO
ĐIỀU KHIỂN
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 23
hoạt động tốt, nếu không sẽ làm cho E-EPROM hoạt động không bình thường (không
trùng phùng) nhờ các mạch X DECODER và Y DECODER. Dữ liệu ứng với đòa chỉ
này sẽ được đưa đến bộ đệm ngõ ra (OUTPUT BUFFER) và chỉ được phép xuất ra khi
được sự cho phép của bộ điều khiển xuất dữ liệu (OUTPUT CONTROL). Do đó các
chân OE, CE phải ở mức logic thấp (0V); các chân PGM, V
PP
phải ở mức logic cao
(V
CC
) khi EPROM đang ở chế độ đọc dữ liệu.
Tổ chức ma trận nhớ theo cách chọn trùng phùng: đòa chỉ của một tế bào nhớ
được quy đònh bởi đòa chỉ hàng và đòa chỉ cột, chỉ có những tế bào nhớ mà đòa chỉ hàng
OUTPUT
CONTROL
Y
DECODER
X
DECODER
OUTPUT
BUFFER
Y
GATING
MATRIX
MEMORY
ADDRESS
INPUTS
DATA
OUTPUTS
OE\
CE\
cũng phải tăng lên theo.
Chẳng hạn như EPROM 2764 có 8 bit ở ngõ ra thì tế bào nhớ của nó phải là 8
bit, 8 bit này được đưa đến 8 đường bit riêng biệt, mỗi đường bit cũng được nối đến một
bộ đệm ngõ ra riêng biệt.
III. KHẢO SÁT VÀI EPROM THÔNG DỤNG:
1. EPROM 2732:
EPROM 2732 là một IC nhớ có dung lượng 4 Kbyte, gồm 12 đường đòa chỉ, 24
chân. Các chân được sắp xếp như sau:
GIẢI MÃ Y ( GIẢI MÃ CỘT )
1 TRONG N
GIẢI
MÃ
X
(GIẢI MÃ
HÀNG)
1
TRONG
M
ĐỆM
NGÕ
RA
Các đường
từ Y (cột)
Các đường
từ X (hàng)
Tế bào nhớ
(1 bit)
Đường bit
IL
V
IL
+5V D
out
Standby V
IH
Don’t Care +5V High Z
Program V
IL
V
PP
+5V D
in
Program Verify V
IL
V
IL
+5V D
out
Program Inhibit V
IH
V
PP
+5V High Z
Chức năng các chân:
4
6
7
8
15 14 13
12
21
9 10
V
CC
GND
D
2
D
1
A
1
A
2
A
3
D
3
A
8
5
11
23 24 22
A
9
A
11
A
10
A
0
OE/V
PP
CE
Copyright: Tài liệu đại học ©