MỤC LỤC
LỜI NÓI ĐẦU.
Chương I
.
TỔNG QUAN CÁC GIAO DIỆN TRONG MÁY TÍNH PC..... 4

1.1. Giao diện tốc độ thấp.......................................................................... 4
1.1.1. Cổng giao tiếp song song...................................................................... 4
1.1.2. Cổng giao tiếp nối tiếp.......................................................................... 4
1.2.3. Giao tiếp theo chuẩn ISA...................................................................... 5
1.2.4. Giao tiếp theo chuẩn EISA ................................................................... 5
1.2. Giao diện tốc độ cao............................................................................ 7
1.2.1. Giao diện PCI........................................................................................ 7
1.2.2. Giao diện AGP .................................................................................... 10
1.2.3. Giao diện USB .................................................................................... 11
1.3. Chuẩn giao diện Peripheral Component Interconnect
-
PCI....... 13
1.3.1. Mô tả chân tín hiệu trên Slot PCI ....................................................... 13
1.3.2. Các lệnh Bus. ...................................................................................... 18
1.3.3. Giao thức cơ bản của Bus PCI. ........................................................... 19
1.3.4. Định địa chỉ trên Bus PCI. .................................................................. 19
1.2.5. Tổ chức không gian cấu hình bus PCI................................................ 20
1.2.6. Các thao tác cơ bản trên bus PCI. ....................................................... 25
1.2.7. Sự kết thúc quá trình trao đổi dữ liệu. ................................................ 28
1.2.8. Đồ hình trạng thái bus PCI.................................................................. 34
Chương II.
CHUẨN GIAO DIỆN USB.................................................. 36

2.1. Giao diện USB. .................................................................................. 36

CÊu h×nh với EEPROM....................................................................... 60
3.7.3. Cấp nguồn từ Bus USB....................................................................... 62
3.7.4. Kết cấu tự cấp nguồn USB.................................................................. 63
3.7.5. Mạch tạo nguồn cho Bus với mức lôgic 3.3v / nguồn nuôi................ 65
3.7.6. Mạch cấp nguồn (≤100mA) với nguồn điều khiển............................. 66
3.7.7.
CÊu h×nh với bộ vi điều khiển (MCU) ................................................ 68
KẾT LUẬN.
TÀI LIỆU THAM KHẢO.

5

CHƯƠNG I.
TỔNG QUAN CÁC GIAO DIỆN TRONG
MÁY TÍNH PC

1.1. Giao diện tốc độ thấp.
1.1.1. Cổng giao tiếp song song.
Cổng song song là cổng thông dụng nhất cho các ứng dụng văn phòng. Nó
có 4 đường tín hiệu điều khiển (tín hiệu ra), 5 đường tín hiệu trạng thái (tín
hiệu ra) và 8 đường tín hiệu dữ liệu đều tương thích mức TTL, tương thích


IRQs
Audio
Codec
Modem
Codec
AC’97 Link
IDE
Firmware
Hub
PCI Bus
ISA Slots
INTR
USB
Ports
ISA Bridge
(Optional)


CPU
Hình 1.1: Sơ đồ ghép nối trong máy tính

1.1.3. Giao tiếp theo chuẩn ISA.
Chuẩn ISA là giao diện phổ biến nhất trong thế giới của máy vi tính.
Chuẩn ISA nguyên bản truyền 8 bit dữ liệu và chay với tần số 4.77MHz
(tương ứng với bộ xử lý 8 bit 8088).
Năm 1984 thế hệ máy tính IBM AT ra đời dùng bộ vi xử lý 16 bit 80286
do đó bus ISA cũng được mở rộng thành bus 16 bit bàng cách ghép thêm một

7

rãnh phụ nằm thẳng hàng với 8 bit cũ. Trên bus ISA có tập hợp các đường địa
chỉ, dữ liệu và điều khiển cho phép thiết kế Card giao tiếp 8/16 bit có địa chỉ
300H đến 31FH cắm trên rãnh này. Sau này mặc dù các bộ vi xử lý có tốc độ
cao hơn, kênh dữ liệu lớn hơn nhưng chuẩn ISA còn tồn tại để tương thích với
những thiết bị ngoại vi cũ nối với máy tính qua giao diện ISA. Ngày nay rãnh
cắm ISA không còn phù hợp và hầu như không xuất hiện trên bảng mạch chủ
của máy tính thế hệ mới. Và thiết bị ngoại vi nói chung thường sử dụng giao
diện tốc độ cao USB hoặc PCI.
1.1.4. Giao tiếp theo chuẩn EISA.
Chuẩn EISA là sự mở rộng của chuẩn ISA, hoàn toàn tương thích với
chuẩn ISA (Card thiết kế theo chuẩn ISA chạy được trên rãnh cắm EISA).
Chuẩn EISA có tính năng tiên tiến hơn như:
- Độ rộng kênh dữ liệu 32 bit;
- Card thiết kế theo chuẩn EISA có hiệu quả làm việc cao.
- Tự đông cài đặt cấu hình cho Card tương tự như chuẩn Plug and Play.
Tuy nhiên chuẩn EISA không phải là thông dụng vì thiết bị theo chuẩn
này có giá thành đắt hơn và đặc biệt tốc độ (8MHz) của chuẩn EISA chậm
hơn nhiều so với các chuẩn giao tiếp bus cục bộ sau này được nhiều người ưu

có thể của bus cục bộ PCI.
Thành phần PCI và các Card giao tiếp được xử lý hoàn toàn độc lập với
nhau, cho phép một quá trình trao đổi dữ liệu cố định và có thể sử dụng với
cấu trúc đa xử lý. Xử lý độc lập cho phép bú cục bộ PCI tối ưu hóa với các
chức năng vào/ra, các hệ thống nhớ, các thiết bị ngoại vi có hiệu suất cao như
hình ảnh động, LAN, SCSI, FDDI, ổ cứng…nâng cao hình ảnh và hiển thị đa
phương tiện (đồ họa 3 chiều). Phần đuôi mở rộng của bus địa chỉ và dữ liệu

9

32 bit được làm tăng gấp đôi độ rộng băng thông có tác động hồi tiếp và
chuyển tiếp phù hợp với những thiết bị ngoại vi theo chuẩn PCI.
Chuẩn của bus cục bộ PCI có tác dụng bảo vệ đối với những ứng dụng của
PCI cơ bản. Thanh ghi cấu hình được dụng riêng cho các thành phần điều
khiển PCI và card bổ sung. Một hệ thống phần mềm cấu hình tự động rất dễ
cho sử dụng bởi việc định cấu hình tự động được thực hiện tại thời điểm khởi
động hệ thống. Các dặc tính của bus cục bộ PCI là:
•
Tốc độ 33MHz (phiên bản đầu).
•
Đường dữ liệu 32 bit và 64 bit mở rộng.
•
Hỗ trợ truyền dữ liệu dạng khối.
•
Hỗ trợ việc làm chủ bus, cho phép thực hiện đa xử lý mà bất kì bộ xử lý
nào cũng có thể trở thành thiết bị chủ và nắm quyền điều khiển bus.
•
Hỗ trợ card mở rộng 3.3V hoặc 5V, cho phép chuyển dễ dàng từ hệ
thống 5V sang 3.3V bằng việc sử dụng các lẫy điện áp.
•

Memory
Controller
Cache
Dram
Audio
PCI local bus #0
Graphics
Other I/O
Functions
SCSI
PCI local bus #1

LAN
PCI-to-PCI
Bridge

Motion
Video
Processor

Hình 1.2: Sơ đồ khối hệ thống PCI

Ở sơ đồ trên ta thấy bộ vi xử lý, cache, bộ nhớ được nối tới bus PCI qua
một cầu PCI, nó cho phép bộ vi xử lý truy cập trực tiếp tới các thiết bị
truyền theo chuẩn PCI khác như bộ nhớ, không gian địa chỉ I/O. Đồng thời
cầu PCI tạo ra đường truyền băng thông rộng và có nhiều tính năng khác
nhau. Bus PCI cho phép ghép thêm 4 card trên các Slot PCI để kết nối tới
thiết bị ngoại vi.
Phương thức trao đổi dữ liệu chủ yếu của bus PCI là truyền khối (Bus
PCI cho phép truyền khối đối với cả bộ nhớ và không gian địa chỉ cổng

khi chạy ứng dụng. Bởi vậy phần bộ nhớ để lưu nó được trả về heap bộ nhớ
trống khi kết thúc ứng dụng. Việc giảm chi phí bằng cách chuyển dữ liệu đồ
họa vào bộ nhớ trung tâm là mục đích chính của AGP, nó được thiết kế để
cho tạo quá trình chuyển đổi trơn cho những nhà cung cấp đồ họa dựa trên
chuẩn PCI để phát triển các thiết bị có chức năng cao hơn trong tương lai.

12

Chipset
Gfx
Accel
LFB
I/O I/O
AGP
PCI
I/O
Sys
Mem
Processor
Hình 1.3: Sơ đồ khối mối quan hệ AGP và PCI
AGP không thay thế và không hủy bỏ chuẩn PCI trong hệ thống. Cổng tốc
độ cao AGP độc lập với bus PCI về mặt vật lý, lôgic và điện. Nó là điểm kết
nối bổ xung trong hệ thống như hình trên. Nó dành riêng cho việc sử dụng các
thiết bị hiển thị, tất cả các thiết bị vào/ra khác sẽ vẫn ở trên bus PCI. Khe cắm
dành cho AGP sử dụng đầu nối mới không tương thích với đầu nối PCI, bảng
mạch PCI và AGP không thể hoán đổi cho nhau được. Đặc tính AGP được
phát triển bởi hãng Intel, độc lập với PCI của Special Interst Group.
Giao diện AGP sử dụng PCI 66Mhz như là thao tác cơ bản với mục đích
tối ưu hóa các ứng dụng đồ họa 3 chiều tốc độ cao bằng cách:
- Can thiệp sâu vào không gian nhớ.

Keyboard
(Hub)
Monitor
(Hub)
USB
Host Controller
(Root Hub)
Video
Frame
Buffer
Main Memory
16-Bit
PC Card
CardBus
PC Card
Mouse Speaker
Disk
Tape
CD
ROM
CPU Local
Bus
CPU
Memory
Bus

Host/
PCI
Cache/
Bridge

có 4 đường tín hiệu: 2 đường cho nguồn và 2 đường cho truyền dữ liệu. Mỗi
khi cắm một thiết bị vào giao diện USB, nó sẽ phát hiện và gán cho một địa
chỉ tương thích với chíp điều khiển giao diện USB (trên PC).
Đặc tính của USB xác định kết nối và truyền tin giữa hai thành phần cơ
bản: khối điều khiển USB và thiết bị USB. Chỉ có một khối điều khiển USB,
nó thực hiện các kết hợp phần cứng, chương trình cơ sở hoặc phần mềm. Có
hai kiểu thiết bị USB: USB Hub và USB Functions. USB Hub cho phép mở
rộng số jack nối USB vào hệ thống còn USB Functions cho phép nối hệ thống
với các thiết bị ngoại vi như: bàn phím, chuột…
Chuẩn USB hiện có hai phiên bản là USB 1.1 và USB 2.0. Phiên bản USB
1.1 có 2 tốc độ: 12MHz và 1.5MHz, tốc độ 1.5 MHz chậm hơn và ít ảnh
hưởng của nhiễu nên giảm chi phí sản xuất. Phiên bản USB 2.0 ngày nay có
thể đạt tới tốc độ 480 Mb/s.
Qua việc tìm hiểu về giao diện tốc độ cao ta nhận thấy giao diện PCI là cơ
sở để xây dựng các chuẩn giao tiếp khác. Vì vậy trước khi tìm hiểu chuẩn
giao diện USB ta sẽ nghiên cứu những vấn đề cơ bản nhất của giao diện PCI .
1.3. Chuẩn giao diện Peripheral Component Interconnect
-
PCI.
1.3.1. Mô tả chân tín hiệu trên Slot PCI.

15

Các chân tín hiệu được phân chia theo nhóm và tổ chức như sau :

Error
Reporting

REQ#
GNT#
CLK
RST#
System

AD[63::32]
C/BE[7::4]#
PAR64

REQ64
ACK64
64-Bit
Extension
LOCK#

SMBCL
SMBDAT

PME#

CLKRUN#

Interface
Control
INTA#


vào/ra thì đó là byte địa chỉ vật lý còn nếu truy cập bộ nhớ thì đó là hai từ

16

(DWORD) địa chỉ vật lý. Một chu kỳ Bus bao gồm một nhịp địa chỉ và một
hay nhiều nhịp dữ liệu.
- C/BE3-C/BE0: Là các chân ba trạng thái, lệnh Bus _Command và
Byte_enable được kết hợp trên các chân tín hiệu này.
* Trong nhịp địa chỉ, C/BE3-C/BE0 định nghĩa lệnh Bus_Command.
* Trong nhịp dữ liệu C/BE3-C/BE0 được sử dụng như các lệnh Byte_enable.
- PAR: Chân ba trạng thái, là chân kiểm tra chẵn lẻ.
+ Nhóm các chân điều khiển giao diện.
- FRAME#: Là chân ba trạng thái liên tục, được điều khiển bởi đối tượng
chủ hiện hành nhằm chỉ ra điểm bắt đầu và thời gian có hiệu lực của sự truy cập.
- IRDY#: Là chân ba trạng thái liên tục chỉ ra khả năng của đối tượng
khởi đầu giao dịch có thể hoàn thành pha dữ liệu hiện hành của một nhịp trao
đổi dữ liệu.
- TRDY#: Là chân ba trạng thái chỉ ra khả năng của đối tượng đích có thể
hoàn thành pha dữ liệu hiện hành của một nhịp trao đổi dữ liệu. Hai tín hiệu
TRDY# và IRDY# thường được dùng kết hợp với nhau.
- STOP#: Là chân ba trạng thái liên tục, chỉ ra đối tượng hiện tại yêu cầu
đối tượng khởi đầu giao dịch ngưng sự thực thi hiện hành.
- LOCK#: Là chân ba trạng thái dùng khi cầu PCI phục vụ nhiều đối
tượng thực hiện trao đổi dữ liệu.
- IDSEL#: Là chân vào lựa chọn thiết bị khởi tạo, chân này được sử dụng
như một chân chọn chíp trong khi đặt khởi tạo sự thực hiện đọc và ghi dữ liệu.
- DEVSEL#: Là chân ba trạng thái liên tục, lựa chọn thiết bị khi điều khiển
hoạt động, nó chỉ ra đối tượng điều khiển mà địa chỉ của nó được giải mã như
đối tượng đích của sự truy cập hiện hành. Như một chân vào, tín hiệu
DEVSEL# chỉ ra thiết bị nào trên Bus đã được lựa chọn.


- PME#: Tín hiệu này là một tuỳ chọn mà có thể được sử dụng bởi một
thiết bị nhằm yêu cầu một sự thay đổi trạng thái năng lượng của hệ thống
hoặc thiết bị.
- 3.3 Vaux: Là chân tín hiệu vào, một tuỳ chọn 3.3V hỗ trợ nguồn năng
lượng cung cấp năng lượng cho một card bổ xung PCI.
+ Nhóm các chân mở rộng Bus 64 bit: Nếu sử dụng Bus mở rộng 64 bit thì
tất cả các chân này đều được sử dụng.
- AD63-AD32: Các chân địa chỉ và dữ liệu tương ứng được kết hợp trên
cùng một chân tín hiệu cung cấp 32 bit bổ xung. Trong một nhịp địa chỉ thì 32
bit cao của địa chỉ 64 bit được truyền đi. Trong nhịp dữ liệu, 32 bit dữ liệu bổ
xung được truyền đi khi tác vụ thực thi 64 bit được xác nhận bởi hai tín hiệu
REQ64# và ACK64#.
- CBE7-CBE4: Có chức năng giống như các tín hiệu CBE3-CBE0.
- REQ66#: Tín hiệu yêu cầu truyền 64 bit.
- ACK66#: Tín hiệu chấp nhận truyền 64 bit.
- PAR64#: Chân tín hiệu chẵn lẻ 32 bit phần cao trong tổng số 64 bit dữ
liệu. Trong nhịp địa chỉ và ghi dữ liệu được điều khiển bởi bộ điều khiển bus,
trong nhịp đọc dữ liệu được điều khiển bởi đối tượng nhập dữ liệu.
+ Nhóm các chân quét đường biên/JTAG (tuỳ chọn).
- TCK: Chân tín hiệu vào, để kiểm tra dữ liệu vào/ra của thiết bị.
- TDI: Chân tín hiệu vào, kiểm tra dữ liệu và lệnh vào thiết bị.
- TDO: Chân tín hiệu ra, kiểm tra dữ liệu và lệnh ra thiết bị.
- TMS: Chân tín hiệu vào, điều khiển trạng thái quá trình kiểm tra thiết bị.
- TRST#: Chân tín hiệu vào dùng khởi tạo một cách đồng bộ quá trình
kiểm tra thiết bị.

19

+ Nhóm các chân giao tiếp quản lí hệ thống bus (tuỳ chọn).

Phương thức trao đổi dữ liệu chủ yếu của bus PCI là truyền khối (Bus
PCI cho phép truyền khối đối với cả bộ nhớ và không gian địa chỉ cổng
vào ra). Với phương thức này thì trên các đường tín hiệu ADxx bắt đầu
là thông tin địa chỉ tiếp theo là một hoặc nhiều các nhịp dữ liệu (32/64
bit) trong khối đó.
Sự truyền dữ liệu trên bus PCI được điều khiển bởi 3 tín hiệu chính sau:
- FRAME#: Do đối tượng điều khiển Bus PCI khống chế để chỉ ra thời
điểm bắt đầu và kết thúc quá trình trao đổi dữ liệu.
- IRDY#: Do đối tượng điều khiển Bus PCI khống chế để chỉ ra nó có sẵn
sàng trao đổi dữ liệu hay không.
- TRDY#: Do đối tượng nhận dữ liệu khống chế để chỉ ra nó có sẵn sàng
trao đổi dữ liệu hay không.
Khi hai tín hiệu FRAME# và IRDY# không ở mức tích cực (mức cao) thì
Bus PCI ở trạng thái trống. Tại chu kỳ Clock đầu tiên, nếu tín hiệu FRAME# ở
mức tích cực thì trên bus có thông tin địa chỉ (ADxx) và mã lệnh (C/BE). Trong
những chu kỳ Clock tiếp theo nhịp dữ liệu đầu tiên và các nhịp dữ liệu trong
khối dữ liệu sẽ được trao đổi khi cả hai tín hiệu IRDY# và TRDY# đều ở mức
tích cực (mức thấp). Trạng thái đợi có thể được chèn vào trong quá trình trao đổi
dữ liệu nếu một trong hai tín hiệu IRDY# hoặc TRDY# không ở mức tích cực.
Trong khi đang trao đổi một nhịp dữ liệu thì sự thay đổi của các tín hiệu điều
khiển không có tác dụng cho đến khi hoàn thành nhịp dữ liệu này. Sau khi hoàn
thành nhịp dữ liệu cuối cùng thì Bus PCI trở về trạng thái trống.
1.3.4. Định địa chỉ trên Bus PCI.
Bus PCI xác định 3 không gian địa chỉ vật lý: Bộ nhớ, không gian địa chỉ
vào/ra và không gian địa chỉ cấu hình (dùng hỗ trợ cấu hình phần cứng PCI).

21

+ Định địa chỉ bộ nhớ: Các tín hiệu AD31 – AD02 cung cấp địa chỉ
DWORD, còn tín hiệu AD1 và AD0 không tham gia định địa chỉ bộ nhớ mà

Pin
Min Gnt
Max Lat
Reserved
Capabilities
Pointer
Reserved
Expansion ROM Base Address
Subsystem ID
Subsystem Vendor ID
Base Address Registers
Cardbus CIS Poiter
Device ID

Vendor ID

Command
Status
BIST
Cacheline
Size
Revision ID
Latency Timer
Header
Type
Class Code
0
15 16
31
3Ch

Interrupt Disable

Fast Back-to-Back Enable

SERR# Enable

Reserved

Parity Error Response

VGA Palette Snoop

Memory Write and Invalidate Enable

Special Cycles

Bus Master

Memory Space

I/O Space

15 10 9 8 7 6 5 4 3 2 1 0
Reserved
Hình 1.7: Tổ chức thanh ghi lệnh
- Bit 0: Điều khiển một phản ứng của thiết bị tới sự truy cập không gian I/O.
* Mức ‘0’: Không cho phép thiết bị phản ứng lại.
* Mức ‘1’: Cho phép thiết bị đáp ứng tới sự truy cập không gian I/O.

23


1.3.5.2. Thanh ghi trạng thái.
Dùng để ghi thông tin trạng thái để bus PCI liên hệ các sự kiện.

15 14 13 12 11 10 9 8 7 6 5 4 3 0 Reserved
Interrupt Status
Capabilities List
66MHz Capable
Reserved
Fast Back-to-Back Capable
Master Data Parity Error
DEVSEL Timing
00 - fast
01 - medium
10 - slow
Signaled Target Abort
Received Target Abort
Received Master Abort
Signaled System Error
Detected Parity Error
Hình 1.8: Tổ chức thanh ghi trạng thái
- Bit 0 - bit 2: Dành riêng cho người sử dụng.
- Bit 3: Chỉ cho phép đọc, nó phản ánh trạng thái ngắt trong thiết bị.
- Bit 4: Tuỳ chọn mà chỉ đọc nó biểu thị có hay không có thiết bị thi hành
con trỏ cho khả năng mới tại offset 34h.
* Mức ‘0’: Hiển thị không có khả năng mới.
* Mức ‘1’: Hiển thị giá trị đang được đọc tại địa chỉ 34h.

- Bit 15: Bit này phải được thiết lập bởi thiết bị đích mỗi khi thiết bị đó
phát hiện ra một sai số chẵn lẻ (như bit thứ 6 trên thanh ghi lệnh). 26

1.3.6. Các thao tác cơ bản trên bus PCI.
Các giao diện trên bus PCI có nhiều thao tác rất phức tạp, ta sẽ phân tích
hai thao tác quan trọng nhất là đọc và ghi dữ liệu 32 bit trên bus PCI, và sau
đó ta tìm hiểu về cách để các đối tượng kết thúc một giao dịch Bus.
1.3.6.1. Chu kỳ đọc dữ liệu với bus PCI 32 bit.
Đồ thị thời gian của chu kỳ đọc dữ liệu thể hiện như sau:
BE#’s
DEVSEL#
TRDY#
IRDY#
C/BE#
Data-2 Data-3 Data-1

AD00 chứa thông tin địa chỉ còn các tín hiệu C/BE3-C/BE0 chứa lệnh bus tương
ứng. Xung clock đầu tiên của nhịp dữ liệu đầu tiên là xung clock thứ 3. Một nhịp
dữ liệu có thể có gồm một chu kỳ đợi và một chu kỳ truyền dữ liệu.

27

Tín hiệu trên các chân C/BE phải được giữ nguyên (cho cả hai quá trình
đọc và ghi) từ chu kỳ clock đầu tiên của nhịp dữ liệu đến điểm cuối cùng của
quá trình giao dịch. Điều này đảm bảo C/BE # không được dịch trái khoảng
dài. Các tín hiệu C/BE chứa Byte –Enable hợp lệ trong toàn bộ nhịp dữ liệu
độc lập với trạng thái của tín hiệu IRDY#. Các tín hiệu C/BE# chứa thông tin
về Byte-Enable cho (N+1) nhịp dữ liệu trong cả khối dữ liệu.
Nhịp dữ liệu đầu tiên trên một quá trình giao dịch đọc quy định một
chu kỳ quay vòng (làm cho hiệu lực bởi thiết bị đích qua TRDY#) trong
trường hợp này nhịp địa chỉ hợp lệ trên xung clock thứ hai và sau đó đối
tượng điều khiển các tín hiệu AD sớm nhất thì thiết bị đích có thể cung
cấp dữ liệu hợp lệ trên xung clock thứ tư. Đối tượng đích phải điều khiển
các tín hiệu AD và thông báo chu kỳ quay vòng khi tín hiệu DEVSEL#
được xác nhận.
Một nhịp dữ liệu được hoàn tất khi dữ liệu đã được truyền. Điều này xảy
ra khi cả hai tín hiệu IRDY# và TRDY# được xác nhận trên cùng một mức
sườn dương của xung clock. Tín hiệu TRDY# không được điều khiển cho tới
khi tín hiệu DEVSEL# được xác nhận. Khi đó nếu tín hiệu IRDY# hoặc
TRDY# không được xác nhận (do không đáp ứng kịp) thì một chu kỳ đợi
được chèn vào và dữ liệu không được truyền. Dữ liệu được truyền trên chu kỳ
clock 4, 6, 8 và chu kỳ đợi được chèn vào trên xung clock 3, 5, 7.
Trên hình 1.9 nhịp dữ liệu đầu tiên được hoàn tất trong bộ định thời
cho một quá trình giao dịch đọc. Nhịp dữ liệu thứ hai được mở rộng trên
chu kỳ clock 5 bởi vì tín hiệu TRDY# không tích cực. Và nhịp dữ liệu
cuối cùng được mở rộng trên chu kỳ clock thứ 7 vì tín hiệu IRDY#