BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

CHU VĂN THÀNH THIẾT KẾ VÀ THỰC HIỆN HỆ THỐNG THU VÀ HIỂN THỊ
ẢNH TRÊN NỀN FPGA

LUẬN VĂN THẠC SĨ KỸ THUẬT CHUYÊN NGÀNH
:
KỸ THUẬT TRUYỀN THÔNG
NGƢỜI HƢỚNG DẪN KHOA HỌC
:
TS. VÕ LÊ CƢỜNG

HÀ NỘI – 2013
Trang | 1

LỜI CAM ĐOAN
Tôi xin cam đoan:
Những kết quả nghiên cứu, các số liệu, hình vẽ, biểu bảng, kết quả tính toán

Field-programmable gate array (vi mạch dùng cấu trúc mảng phần
tử logic mà người dùng có thể lập trình được)
GAL
:
Generic Array Logic devices
HDL
:
Hardware Description Language (Ngôn ngữ mô tả phần cứng)
LUT
:
Look-Up Table
MSI
:
Medium scale intergration (Tích hợp qui mô trung bình)
PAL
:
Programmable Array Logic devices
PC
:
Personal Computer (Máy tính cá nhân)
PDA
:
Personal Digital Assistant (Thiết bị kỹ thuật số hỗ trợ cá nhân)
PLD
:
Programmable Logic Device (Thiết bị logic lập trình được)
RAM
:
Random Access Memory (bộ nhớ truy xuất ngẫu nhiên)
ROM

A
< 70 ° C) 36
Bảng 2.7: Các chế độ truy cập SDRAM 39
Bảng 2.8: 8 màu cơ b ản từ 3 bit củ a VGA : 44
Bảng 3.1: Thời gian hiển thị với chế độ VGA 640 x 480 57
Bảng 4.1: Tham số cấu hình OV9650 [21] 61
Bảng 4.2: Giao diện lệnh 68 Trang | 4

DANH MỤC HÌNH
Trang
Hình 1.1: Cấu trúc tổng thể FPGA 12
Hình 1.2 Khối Logic FPGA 13
Hình 1.3: Khối Configurable Logic FPGA 14
Hình 1.4: Programmable Interconnect 15
Hình 1.5: Sơ đồ tổng quan cảm biến hình ảnh CCD 16
Hình 1.6: Sơ đồ khôi cảm biến hình ảnh CCD 17
Hình 1.7: Sơ đồ khôi cảm biến hình ảnh CMOS 17
Hình 1.8: Sơ đồ khối tổng quan hệ thống 20
Hình 2.1: Sơ đồ khối tổng quát hệ thống thu và hiển thị ảnh 22
Hình 2.2: Board DE1 25
Hình 2.3: Sơ đồ Pin OV9650 30
Hình 2.4: Sơ đồ khối chức năng OV9650 31
Hình 2.5: Mảng cảm biến hình ảnh 31
Hình 2.6: Sơ đồ khối SDRAM 38
Hình 2.7: Sơ đồ kết nối VGA 45
Hình 3.1: Sơ đồ nguyên lý khối Camera 47
Hình 3.2: Sơ đồ nguyên lý khối cấp nguồn, ngõ vào ra xung và chuyển mạch 48

Hình 4.16: Sơ đồ thời gian SDRAM LOAD MODE 72
Hình 4.17: Sơ đồ khối cấu trúc của điều khiển VGA 73
Hình 4.18: Sơ đồ thời gian điều khiển một khung hình 640 x480 74
Hình 4.19: Sơ đồ khối thời gian điều khiển một dòng 74
Hình 4.20: Phần cứng tổng quát hệ thống 74
Hình 4.21: Phần cứng khối thu thập hình ảnh 76
Hình 4.22: Kit phát triển FPGA DE1 76
Hình 4.23: Màn hình hiển thi ảnh 77
Hình 4.24: Hình ảnh thu được từ camera OV9650 77

Trang | 6

MỤC LỤC
Trang
LỜI CAM ĐOAN
DANH MỤC KÝ HIỆU, CHỮ VIẾT TẮT
DANH MỤC HÌNH
TÓM TẮT
MỞ ĐẦU 1
1. Lý do chọn đề tài 1
2. Lịch sử nghiên cứu 1
3. Mục đích nghiên cứu, đối tượng và phạm vi nghiên cứu của đề tài 2
4. Phương pháp nghiên cứu 2
5. Tóm tắt cô đọng các luận điểm cơ bản và đóng góp mới của tác giả 3
6. Nội dung trình bày luận văn 3
Chƣơng 1: TỔNG QUAN 5
1.1 Tính thời sự của đề tài 5
1.2 Hướng nghiên cứu của đề tài 7
1.3 Tổng quan về hệ thống thu và hiển thị ảnh 7
1.3.1 Tổng quan về các thiết bị logic lập trình 7

4.1 Thực hiện hệ thống trên FPGA 58
4.1.1 Khối điều khiển cảm biến hình ảnh CMOS 59
4.1.2 Khối điều khiển đọc, ghi dữ liệu SDRAM 64
4.1.3 Khối điều khiển hiển thị VGA 72
4.2 Kết quả thực hiện hệ thống 74
4.3 Tóm tắt chương 78
KẾT LUẬN VÀ KIẾN NGHỊ 79
1. Kết luận 79
2. Kiến nghị 80
TÀI LIỆU THAM KHẢO 81
PHỤ LỤC 1: CÁC KHỐI THÀNH PHẦN 83
PHỤ LỤC 2: MÃ CHƢƠNG TRÌNH ĐIỀU KHIỂN HỆ THỐNG THU VÀ HIỂN
THỊ ẢNH 85
PHỤ LỤC 3: SƠ ĐỒ CẤU TRÚC MÃ CHƢƠNG TRÌNH 101
PHỤ LỤC 4: BẢNG ĐỊA CHỈ VÀO RA FPGA 102
Trang | 8

TÓM TẮT
Với sự phát triển và ứng dụng rộng rãi của hệ thống nhúng, nó đã được nghiên cứu ứng
dụng trong thu thập và xử lý hình ảnh. Tuy nhiên do cấu trúc thiết kế của hệ thống nhúng
hạn chế về tốc độ xử lý ảnh hưởng tới chất lượng hình ảnh thu được, bởi dữ liệu video có
kích thước lớn, vì vậy việc thực hiện ảnh thời gian thực với độ tin cậy cao trên hệ thống
nhúng là khó thực hiện. Đối với hệ thống thu thập hình ảnh tốc độ cao với quá trình thời
gian thực, yêu cầu tốc độ xử lý cao vì một số lư ợng lớn dữ liệu hình ảnh cần được xử lý.
Hệ thống thu thập hình ảnh được sử dụng rộng rãi trong công nghiệp, quân sự, y tế, an
ninh, ví dụ như: trong điện thoại video, hội nghị truyền hình, hệ thống giám sát, điều khiển
trong công nghiệp, giám sát từ xa.
Sự phát triển nhanh chóng của FPGA cung cấp một giải pháp mới cho hệ thống thu
thập và xử lý hình ảnh. Bài luận văn đưa ra một phương án về thiết kế, thực hiện hệ thống
thu thập và hiển thị hình ảnh với quá trình thời gian thực trên FPGA, với nội dung trình