ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN
Mục lục
Chương I 3
Giới Thiệu Về Phần Mềm 3
I.1. Phần Mềm Quartus II 3
I.2. SOPC BUILDER 11
I.2.1 Khái niệm về SOPC: 11
I.2.2 Thiết Kế SOPC Builder Dùng Mã Verilog 15
I.3 Phần Mềm NIOS II IDE 21
I.3.1 Tổng quan các tính năng của bộ vi xử lý NIOS II: 22
I.3.2 Cấu Trúc Thanh Ghi 23
I.3.3. Truy Xuất Bộ Nhớ Và Thiết Bị I/O 26
I.3.4. Địa Chỉ 27
I.3.5. Tập Lệnh 28
I.4 Board DE2 29
I.4.1. Tính năng của mạch DE2 29
I.4.2. Thông số kỹ thuật 30
I.4.3. Những Ví Dụ Về Những ứng Dụng Cao Cấp 34
Chương II 36
Audio Codec W8731/L 36
II.1 Giới Thiệu Về AUDIO CODEC W8731/L 36
II.1.1 Đường Dẫn Line Input 38
II.1.2 Ngõ Vào Microphone 41
II.1.3 MICROPHONE BIAS 41
II.1.4 Bộ Lọc ADC 41
II.1.5 Bộ Lọc DAC 43
II.1.6 Line Ngõ Ra 44
II.1.7 HEADPHONE AMPLIFIER 45
II.2 Các Chế Độ Hoạt Động 47
II.2.1 SYPASS MODE 47
II.2.2 SIDETONE MODE 49

Chương I
Giới Thiệu Về Phần Mềm
I.1. Phần Mềm Quartus II
Hệ thống Quartus II bao gồm đầy đủ tất cả công thức thông thường để mô tả
yêu cầu mạch vào trong một hệ thống CAD. Người dùng có thể chỉ định yêu cầu mạch
vào trong ngôn ngữ mô tả phần cứng Verilog hoặc VHDL. Và cái khác là dựa trên nội
dung yêu cầu mạch trong mẫu của một sơ đồ biểu đồ. Bước cuối cùng trong quá trình
thiết kế cần phải cấu hình mạch thiết kế trong thiết bị Nios II thật.
Mỗi mạch logic, hay mạch phụ, thiết kế bằng phần mềm Quartus II được gọi là một
Project. Phần mềm làm việc trên một project tại một thời điểm và giữ thông tin cho
project trong một thư mục trên file hệ thống. Để bắt đầu thiết kế một mạch logic mới,
trước tiên phải tạo một thư mục để chứa các file của nó.

Hình 1.1.1. Hiển thị chính Quartus II.
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 3
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN
Hầu hết các lệnh cung cấp bởi Quartus II có thể được truy xụất bằng cách dùng
một thiết lập của menu được xác định dưới dạng thanh tiêu đề. Hình 1.1.2. ví dụ file menu

Để bắt đầu một thiết kế mới trước tiên phải định nghĩa một thiết kế project mới.
Tạo một project mới như sau:
¾ Chọn File > New Project Wizard để được cửa sổ như hình 1.1.3. Có thể
bỏ qua cửa sổ này trong project sau bằng cách đánh dấu check vào hộp
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 4
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN
thoại Don’t show me this introduction again. Nhấn next sẽ thấy cửa sổ
như hình 1.1.4.

Builder dùng trên board DE2. nhấn next mở cửa sổ trong hình 1.1.8.
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 8
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN

Hình 1.1.8. Công cụ EDA khác
¾ Người dùng có thể chỉ định bất kỳ công cụ EDA nào. Phổ biến là dùng phần
mềm CAD cho mạch điện là các công cụ EDA. Thuật ngữ này được dùng trong
thông báo Quartus II đề cập đến ba công cụ. từ đây chúng ta sẽ dựa vào các
công cụ của Quartus II, không chọn công cụ nào khác.
¾ Nhấn next. Tóm tắt của những chọn lựa trên là xuất hiện màn hình như hình
1.1.9. nhấn finish, trở về cửa sổ chính Quartus II, nhưng với light được định
nghĩa như project mới trong thanh tiêu đề như hình 1.1.10
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 9
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN

Hình 1.1.9. Tóm tắt của việc cài đặt project.
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 10
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN

Hình 1.1.10. Quartus II sau khi project được tạo
I.2. SOPC BUILDER
I.2.1 Khái niệm về SOPC:
System on Programmable chip (SOC) là một ý tưởng về sự tích hợp tất cả mọi
thành phần của một hệ thống vào một mạch tich hợp (IC). Mạch này có thể bao gồm
cả các chức năng số, tương tự, hoặc cả hai- tất cả trên một chip. Ứng dụng điển hình
cho ý tưởng này là các hệ thống nhúng. Các SOC có ưu điểm là giá thành thấp và đơn
giản. Thiết bị logic khả trình (PLD: Programmable logic device) là một thiết bị được
tạo ra từ các cổng logic, có khả năng lập trình được để tạo các ứng dụng khác nhau. Từ
ý tưởng trên, thuật ngữ SOPC-system on programmable chip ra đời. Toàn bộ thiết kế
hệ thống sẽ được tạo trên một thiết bị logic khả trình (PLD). Lĩnh vực này thường ứng

Thành phần Chức năng
Các nhãn (Tabs) Phân loại các điều khiển giao diện người dùng dựa trên tác vụ
Danh sách các thành
phần sẵn có (List of
Liệt kê thư viện các thành phần sẵn có theo từng loại. Mỗi
thành phần xuất hiện kèm một chấm màu ngay bên tên của
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 13
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN
Available Component) nó. Chấm màu này có ý nghĩa sau:
• Chấm xanh lá: các thành phần đầy đử và có bản quyền
đã được cài đặt
• Chấm vàng: thành phần không đầy đủ, chỉ là bản đánh
giá (evaluation version).
• Chấm trắng: thành phần chưa cài đặt
Lọc các thành phần
(component filters)
Lọc các thành phần theo loại
Bảng các thành phần
đã kích hoạt (Table of
Active Components)
Liệt kê các thành phần đã được cài đặt trên hệ thống, cho
phép ta chỉ định:
• Tên của từng thành phần
• Địa chỉ cơ bản cho mỗi cổng slave
• Nguồn xung clock cho mỗi thành phần
• Ưu tiên ngắt (nếu có) cho mỗi cổng slave
Bảng kết nối
(Connection Panel)
Trình bày các liên kết giữa những thành phần, cho phép ta:
Chỉ định liên kết giữa cổng master và cổng slave

I 2.2.2 Thiết Kế Hệ Thống: sao khi tạo mới một SOPC Builder, chúng ta
thiết kế các đường kết nối bằng cách click vào Nios II processor để add một
cpu_0 được thể hiện ở hình 1.2.4.
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 15
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN

Hình 1.2.4. add cpu_0 vào để tạo kết nối.
Nhấn finish là chúng ta đã hoàn thành việc thiết kế một kết nối cpu_0 cơ bản.
Giao diện được thể hiện ở hình 1.2.5. SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 16
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN
Hình 1.2.5. thiết kế module cpu_0.
Tương tự, trong cửa sổ SOPC Builder này cũng cho phép chúng ta add thêm
các module kết nối cần thiết cho việc kế một hệ thống cần thiết. Minh họa trong hình
1.2.6 sẽ cho chúng ta nhìn rõ hơn quá trình này.

Hình 1.2.6. add các module cần thiết
Để kết nối cpu_0 với onchip_memory2_0 lại với nhau, ta cần chỉ ra đường dẫn
cho cpu_0 đi đến. đường dẫn này được thể hiện trong hình 1.2.7.
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 17
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN

Hình 1.2.7. liên kết cpu_0 với onchip_memory2_0
Xong công việc thiết kế một hệ thống, chúng ta biên dịch lại chương trình bằng
cách click vào button Generate để biết xem trong quá trình thiết kế có sai xót gì không.
Quá trình biên dịch thành công được thể hiện ở hình 1.2.8.
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 18
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN

phần mềm làm việc với hệ thống nhanh nhất có thể. Mỗi khuôn mẫu là lựa chọn file
phần mềm và thiết lập project. Người thiết kế có thể thêm mã nguồn của riêng họ vào
project bằng cách thay thế code vào trong thư mục project hoặc import file vào trong
project. Dựa trên chuẩn công nghiệp chuỗi công cụ JNU, NIOS II cung cấp giao diện
người dùng để biên soạn. Môi trường xây dựng NIOSS II IDE được thiết kế để thuận
tiện phát triển phần mềm cho bộ xử lý NIOS II của ALTERA miễn là dễ dùng Push-
Button. Mặc dù cũng cho phép người thiết kế xây dựng các thiết lập cao cấp bằng tay.
Môi trường xây dựng NIOS II IDE cung cấp một make file dựa trên cấu hình hệ thống
cụ thể(file SOPC Builder GENERATE PTF). Thay đổi thiết lập trình biên dịch/mối
liên kết trong NIOS II IDE được làm tự động trong make file này. Thiết lập này có thể
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 21
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN
bao gồm tùy chọn cho file khởi tạo bộ nhớ(MIF), nội dung flash, file khởi tạo mô
phỏng(DAT/HEX), và file tóm tắt profile.
NIOS II IDE chứa debug phần mềm dựa trên debug GNU, GDP. Debug cung
cấp nhiều tính năng debug cơ bản, cũng như các tính năng debug khác thường là
không có sẵn trong các kit phát triển bộ xử lý giá thấp. Hoặt động chạy debug được
cung cấp sẵn bằng cách click phải vào project. NIOS II IDE cho phép bạn chạy hoặc
debug project trên board mục tiêu hoặc tập lệnh mô phỏng NIOS II(ISS). Mỗi ứng
dụng có thư viện riêng của nó. Thư viện này chứa file liên quan tới hệ thống xây dựng
của SOPC Builder. Nó có thể thực hiện lựa chọn bộ nhớ ngõ vào, ngõ ra và bộ đếm
cho ứng dụng. Có nhiều tùy chọn của biên dịch và chạy chương trình. Nó thì rất hữu
ích cho luận điểm project này ”tùy chọn thư viện C nhỏ”. Khi “tùy chọn thư viện C
nhỏ” được chọn, thư viện hệ thống dùng bổ xung giảm bớt của thư viện chuẩn Newlib
ANSI C. đặt biệt, họ prinf() của thủ tục(prinf(), fprinf(), sprinf()) giá trị con trỏ thay
đổi khi tùy chọn này được check.
I.3.1 Tổng quan các tính năng của bộ vi xử lý NIOS II:
NIOS II là một bộ vi xử lý mềm có một số tính năng có thể cấu hình phù hợp
với người dùng để tạo ra một hệ thống mong muốn được xử lý có thể cung cấp công
cụ trong ba cách có thể cấu hình khác nhau.

Bộ xử lý NIOS II có 32 thanh ghi đa năng có 32 bit, một vài thanh ghi được
giành cho một mục đích cụ thể và có tên riêng. Nó được thừa nhận bởi chương
trình dịch hợp ngữ.
¾ Thanh ghi R0 được xem như là thanh ghi zero luôn luôn chứa giá trị không
đổi là 0.
¾ Thanh ghi R1 được sử dụng bởi chương trình hợp ngữ như một thanh ghi
tạm thời. Nó không được sử dụng cho chương trình người dùng.
SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 23
ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN
¾ Thanh ghi R24 và R29 được sử dụng xử lý các ngoại lệ. chúng không có sẵn
trong chế độ người dùng.
¾ Thanh ghi R25 và R30 được sử dụng giành riêng cho chế độ debug JTAG.
¾ Thanh ghi R27 và R28 dùng để điều khiển Stack.
¾ Thanh ghi R31 được sử dụng để giữ giá trị trả về khi một chương trình con
được gọi.
Thanh ghi Tên Chức năng
r0 zero 0x00000000
r1 at Chương trình dịch hợp ngữ tạm thời
r2
r3
. . .
. . .
. . .
r23
r24 et phản đối tạm thời (1)
r25 bt điểm ngắt tạm thời (2)
r26 gb con trỏ tòan cục
r27 sp con trỏ stack
r28 fp con trỏ khung
r29 ea địa chỉ trả về ngoại lệ (1)