Lời cảm ơn
Trải qua quá trình học tập, với đề tài Dùng Flip Flop thích hợp thiết kế
bộ đếm 8 bit có các chân chức năng sau: MR, LOAD, up/ down, số đếm đợc
hiển thị qua led 7 đoạn. Em hi vọng sau khi hoàn thành đồ án này nó sẽ giúp
em củng cố lại kiến thức mà em đã đợc học trong suốt thời gian học tập đồng
thời biết cách vận dụng nó vào thực tế .
Trong quá trình làm đồ án không chỉ có việc tham khảo tài liệu mà chúng
em còn đợc sự hớng dẫn tận tình của Th.s cùng với sự đóng góp
của các bạn trong và ngoài lớp đã giúp em hoàn thành đồ án này.
Em xin chân thành cảm ơn!Nam Định, ngày 1 tháng 11 năm 2010
Sinh viên thực hiện
1
Lời nói đầu
Trong những năm gần đây những tiến bộ khoa học kỹ thuật đã đóng góp
rất nhiều vào thành công cho các lĩnh vực của đời sống xã hội. Các ngành tự
động hoá, đo lờng, và điều khiển cũng đã có những tiến bộ vợt bậc về mặt công
nghệ và giải pháp.
Các thiết bị điện tử đang và sẽ tiếp tục đợc ứng dụng ngày càng rộng rãi và
mang lại hiệu quả cao trong hầu hết các lĩnh vực kinh tế kỹ thuật cũng nh trong
đời sống xã hội. Việc gia công xử lý tín hiệu trong các thiết bị điện tử hiện đại
đều dựa trên nguyên lý số vì các thiết bị làm việc dựa trên nguyên lý số có những
u điểm hơn hẳn các thiết bị điện tử làm việc dựa trên cơ sở nguyên lý tơng tự.
Môn học kĩ thuật số đã hớng dẫn thiết mạch số, giải thích nguyên lý các

1.2.3 Các IC giải mã và mã hoá thông dụng 15
CHƯƠNG 2 : mạch FLIP-FLOP Và ứNG DụNG
2.1 Các fip-flop thông dụng 18
2.1.1 Flip-Flop RS 18
2.1.2 Flip-Flop JK 19
2.1.3 Flip-Flop T 20
2.1.4 Flip-Flop D 21
2.2 Mạch đếm
2.2.1 Khái niệm và phân loại 21
2.2.2 Mạch đếm không đồng bộ 22
2.2.3 Các IC đếm thông dụng 23
CHƯƠNG 3 : thiết kế mạch 8 BIT
3.1 Sơ đồ khối mạch 30
3.1.1 Khối nguồn 30
33.1.2 Khối tạo xung 34
3.1.3 Khối đếm 38
a, Bng trng thái.
b, Biểu thức logic.
c, Sơ đồ mạch.
3.1.4 Khối giải mã 45
3.1.5 Khối hiện thị 49
3.2 Sơ đồ lắp giáp 50
Kết luận và kiến nghị.
4Chơng 1: CC CổNG LOGIC Và MạCH Tổ HợP LOGIC

e) Dạng sóng của cổng OR:
1.1.2) Cổng AND (Cổng Và-AND gate)
a) Định nghĩa :
- Cổng AND là cổng lôgíc cơ bản nó thực hiện phép tính tích lôgíc của các
biến số ở đầu vào tức là :
Y= A.B N
Với A,B N là các biến số đầu vào
Y là đầu ra
Một cổng AND có thể có nhiều đầu vào nhng thông thờng nó chỉ có từ 2
đến 3 đầu vào .
b) Kí hiệu :
Cổng AND có 2 đầu vào và 3 đầu vào có kí hiệu nh hình vẽ :

Y
A
B
C
Y
A
B

Cổng AND 2 đầu vào Cổng AND 3 đầu vào
c) Bảng sự thật:
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
6


Vcc
Vcc
A
B
R1
DB
DA
Y
A
BUv
Uv
L1
A
Ce) Dạng sóng cổng NOT:
1.1.4) Cổng NAND (NAND gate)
a) Định nghĩa :
Cổng nand là một cổng lôgíc cơ bản nó thực hiện thuật toán phủ định
tích lôgíc các biến số đầu vào tức là :
Y=
b) Kí hiệu:
Cổng NAND có thể có 2 hay nhiều đầu vào
c) Bảng sự thật:
A B Y
0 0 1

lôgíc các biến số ở đầu vào .Tức là : Y=
b) Kí hiệu :
Y
A
B
Cổng NOR có thể có 2 hoặc nhiều đầu vào
c) Bảng sự thật:
A B Y
0 0 1
1 0 0
0 1 0
1 1 0
Cổng NOR 2 đầu vào hoạt dộng theo bảng chân lý trên chỉ khi nào cả hai
đầu vào ở mức thấp thì đầu ra mới ở mức cao còn lại tất cả các trờng hợp còn lại
thì đầu ra đều ở mức thấp
d) Biểu diễn cổng NOR bằng một mạch điện và một mach bán dẫn đơn giản:

Cần chú ý tụ C trong mạch điện dùng để chống ngắn mạch nguồn 220v
AC đầu vào khi các công tắc A,B đều ở trạng thái đóng.
Mạch bán dẫn thể hiện sự hoạt động của cổng NOR nh hình vẽ :chỉ khi
nào 2 đầu vào ở mức thấp thì đầu ra mới ở mức cao còn lai các trờng hợp khác
thì đầu ra đều ở mức thấp .
e) Dạng sóng của cổng NOR:
9
Q2
NPN
Rc
Rb
Ur
Vcc

Y
B
A
e) Dạng sóng của cổng EXOR:
Dạng sóng của cổng đợc thể hiện nh hình vẽ. Qua đó ta thấy chỉ khi nào 2
đầu vào có mức lôgíc đối nhau thì đầu ra mới ở mức cao còn khi 2 đầu vào có
cùng một mức lôgíc thì đầu ra ở mức thấp.

1.1.7) Cổng loại trừ EXNOR:
a) Định nghĩa :
Y
A
B
10Cổng EXNOR là 1 loại cổng lôgíc nó có khả năng thực hiện thuật toán
phủ định tổng trái dấu các biến số đầu vào : tức là Y=
b) Kí hiệu :

Y
A
B
c) Bảng chân lý :
Bảng chân lý của cổng EXNOR đợc xây dựng nh hình vẽ . Khi cả hai đầu
vào ở mức cao hoặc ở mức thấp thì đầu ra có mức cao , còn khi một trong hai đầu
vào ở mức thấp hoặc ở mức cao thì đầu ra ở mức thấp.
A B Y
0 0 1
1 0 0

0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
8
D
9
B
3
B
2
B
1
B
0
1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 0 0 0 1 0

B2 = D
4
+ D
5
+ D
6
+ D
7
B3 = D
8
+ D
9
- Từ hàm Boolean ta xây dựng mạch điện sử dụng cổng OR đầu vào:
121
D3
0
D2
0
D1
0
D0
0
D4
0
D5
0
D6

B1: Xác định số bit đầu vào và dữ liệu đầu ra, lập bảng trạng thái
B2: Viết hàm quan hệ (rút gọn hàm)
B3: Biến đổi hàm
B4: Vẽ mạch
B5: Thử mạch
3. Thiết kế mạch giải mã từ BCD sang thập phân
- Trờng hợp tích cực ở mức thấp
13- X©y dùng b¶ng karnaugh
D
0
= B
3
+ B
2
+ B
1
+ B
0
D
1
=B
1
+B
2
+B
3
+

D
5
=B
1
+
B
2
+
B
0
D
6
=B
0
+
B
1
+
B
2
D
7
=
B
0
+
B
1
+
B

2
D
3
D
4
D
5
D
6
D
7
D
8
D
9
0 0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1 0 1 1 1
0 1 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 0
140
B3

U12
OR_3
U13
OR
U14
OR
?
D1
?
D2
?
D3
?
D4
?
D5
?
D6
?
D7
?
D8
?
D9
!"#$
IC giải mã 74LS47
+ IC giải mã: Để thực hiện hiển thị đợc tín hiệu nhị phân từ IC đếm thì ta
phải giải mã tín hiệu nhị phân ra thành tín hiệu 7 đoạn IC 74LS47 thực hiện giải
mã tín hiệu nhị phân từ 0000
2

0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 1 0 0 0 0 0 6
0 1 1 1 0 0 0 1 1 0 1 7
1 0 0 0 0 0 0 0 0 0 0 8
1 0 0 1 0 0 0 0 1 0 0 9
16
74LS47* Chức năng các chân:
Chân 16: Vcc nối +5V
Chân 8: GND nối Mass
Chân 7,6,1,2 các chân đầu vào mã nhị phân BCD
Chân 13,12,11,10,9,15,14 l 7 chân đầu ra tích cực mứcc thấp tơng ứng
với các thanh a,b,c,d,e,f,g ca Led 7 đoạn.
Chân 3 LT_L ( Lamp Test input): Kim tra Led
Chân 4 BI/RBO_L (Blanking Input or Ripple-Blanking Output): xoá ngõ
vào
Chân 5 RBI_L (Ripple-Blanking Input): Xóa gọn sóng ngõ v o74LS47
A3
A2
A1
A0
test
RBI
g

18
S
R Q
_
Q
S
R
1
2
2
1
Q- Sơ đồ cấu trúc của FF kiểu RS dùng các cổng NAND 2 đầu vào.
- Từ sơ đồ cấu trúc ta có
+ R gồm R
1
, R
2
với R
2
= Q
+ S gồm S
1
, S
2
với S
2
=

R
C K
Q
Q
C K
J
K - Ký hiÖu:
- B¶ng tr¹ng th¸i:
CK J K Q
Q
0 x x Q
0
Q
0
1 0 0 Q
0
Q
0
1 0 1 0 1
1 1 0 1 0
1 1 1
Q
0
Q
0
2.1.3 Flip-Flop T
a. Ký hiÖu:

T
C
K
Q
Q
S
J
CP
K
R
Q
_
Q- FF T đợc ứng dụng trong các mạch đếm.
2.1.4 Flip-Flop D
a. Ký hiệu:
b. Bảng trạng thái:

/0 !1
a. Khái niệm về mạch
- Đếm là việc sắp xếp các hệ thống số đếm theo một trình tự nhất định
- Mạch đếm là loại mạch điện sử dụng các FF ghép lại với nhau để thực
hiện các thao tác đếm khi có tín hiệu xung ở đầu vào. Nh vậy mạch đếm đã thực
hiện thao tác nhờ tín hiệu xung ở đầu vào sau mỗi xung đầu vào thì đầu ra của bộ
đếm có thể tăng lên hoặc giảm đi 1 đơn vị hoặc thay đổi theo một trình tự logic
nhất định
- Nếu ta có một FF thì có một đầu ra Q nó sẽ nhớ đợc 2 trạng thái 0&1
- Nếu có 2 FF ghép lại với nhau có 2 đầu ra

Q
S
J
CP
K
R
Q
_
Q- Nếu dung lợng của bộ đếm nhỏ hơn dung lợng hịên có của FF mà các FF
có thể thực hiện đợc gọi là Module N

MOD N
b. Phân loại bộ đếm
- Có nhiều phơng pháp phân loại bộ đếm khác nhau, mỗi phơng pháp dựa
trên 1 yếu tố:
* Dựa vào cách ghép các FF với nhau để thực hiện trạng tháI của số đếm ra
+Đếm nhị phân
+Đếm lục phân
+Đếm bát phân
+Đếm thập lục phân
* Dựa vào tín hiệu của xung đếm đa đến các FF trong mạch đếm có:
+Đếm đồng bộ
+Đếm không đồng bộ
* Dựa vào trạng thai của mạch đếm ta có:
+Đếm lên
+Đếm xuống
+Đếm lên xuống

B
5
: Vẽ mạch và thử mạch ( muốn chính xác hơn lên chạy lại trên phần
mềm mô phỏng chẳng hạn nh Proteus )

"#$
Để thực hiện các chu trình của mạch tự động báo giờ thì ta phải sử dụng
các IC đếm để thực hiện chia xung, đếm chu trình, điều khiển chu trình.
Bộ đếm là mạch logic gồm một dãy các Flip Flop ghép nối thích hợp để
có khả năng đếm các xung đa tới. Kết quả đếm đợc chỉ thị và lu giữ ở đầu ra của
các Flip Flop dới dạng một mã nhị phân nào đó.
Một số IC đếm thông dụng nh : 74190, 749, 74192, 74193, 4520,7490,
4029.4510,7490
*Khảo sát IC đếm 4029
- Sơ đồ chân :
4029
3
P3
13
P2
12
P1
4
P0
1
PL
15
CP
5
CE

n
ữQ
n
ở mức thấp IC dừng đếm
Chân CE: ở mức cao IC dừng đếm
ở mức thấp IC thực hiện đếm
Chân U/D: ở mức thấp IC sẽ đếm xuống
ở mức cao IC sẽ đếm lên
Chân B/D : ở mức thấp IC sẽ đếm ở mã thập phân
ở mức cao IC sẽ đếm ở mã nhị phân
Bảng chân lí :
PL B/D U/D CE CP MODE
H x x x x
Para del p
n
ữQ
n
L x x H x No change
L L L L

Courder D,D
L L H L

Courder U,D
L H L L

Courder D,B
L H H L

Courder U,B

Q1B
11
Q0B

Gồm hai bộ đếm nhị phân riêng biệt
Chân MR: mắc dây preset của đếm L đến đếm H đến xoá về 0
Chân CP
0
: Xung vào tác động sờn lên (LữH)
24Chân CP
1
: Xung vào tác động sờn xuống (HữL)
Q
0
ữQ
3
: Đầu ra các đầu đếm.
* Khảo sát IC đếm 74ls192
IC 74192 là bộ đếm BCD một decad (modul 10).
sơ đồ cấu trúc:
IC gồm 16 chân,tác dụng của các chân là:
- Chân số 16 nối với nguồn cung cấp +5v.
- Chân số 8 nối với mass.
- Chân 5(cpu_count up clock pulse input): xung đa vào chân này thì ic sẽ
thực hiện việc đếm lên.
- Chân 4(cpd_count down clock pulse input):xung đa vào chân này thì ic
sẽ thực hiện việc đếm xuống.