Chương 3: Lưu đồ thiết kế giữa vi điều
khiển 8031 và FPGA
Lưu đồ thiết kế cơ bản để xây dựng các ứng dụng cho vi
điều khiển và FPGA như hình 5. Đầu tiên phải tìm ra đặc tính
cho hệ thống đang thiết kế. Sau đó, xác đònh lối vào nào là giá
trò cho hệ thống và lối ra nào sẽ phát.
Vào lúc này, hệ thống phải phân chia các hàm giữa vi điều
khiển và FPGA. Một số tín hiệu lối vào sẽ đưa vào vi điều
khiển, một số sẽ đưa vào FPGA và một số khác sẽ đi vào cả hai.
Tương tự, một số lối ra sẽ được tính toán bởi vi điều khiển và
một số được tính bởi FPGA. Cũng sẽ có thêm một số lối vào và
lối ra mới của hệ thống được tạo ra bởi yêu cầu của cả FPGA và
vi điều khiển.
Thông thường, FPGA sẽ sử dụng chủ yếu các hàm bậc thấp
mà ở đó sự chuyển tiếp các tín hiệu xảy ra thường xuyên hơn và
mức logic điều khiển đơn giản hơn. Ngược lại, vi điều khiển
được sử dụng đối với các hàm bậc cao mà ở đó các đáp ứng xảy
ra chậm hơn và mức điều khiển logic phức tạp hơn. Một khi
thiết kế được phân chia, gán giá trò các lối vào, lối ra và các
hàm cho vi điều khiển và FPGA thì sau đó thiết kế chi tiết về
phần mềm và phần cứng có thể được bắt đầu. Đối với phần
mềm, ta có thể sử dụng chương trình soạn thảo thông dụng để
tạo ra file .ASM (Như ngôn ngữ assembler) và dòch nó thành file
.HEX với ASM51 cho vi điều khiển trên mạch XS40. Đối với
phần cứng FPGA, ta sử dụng phần mềm XILINX Foundation để
đưa bảng sự thật và các phương trình logic vào file .ABL hoặc
.VHD và dòch nó thành file .BIT.
Sử dụng chương trình GXSLOAD (được trình bày ở phần
sau) để download các File .HEX và file .BIT vào mạch XS40.
GXSLOAD lưu trữ nội dung file .HEX vào SRAM trên mạch
XS40. Sau đó, nó đònh dạng lại FPGA bằng cách nạp file

phần mềm XILINX’s CORE.
Mạch XSTEND mở rộng khả năng của mạch XS40 bằng
cách cung cấp:
 Giao tiếp mở rộng cho mạch XS40
 Hỗ trợ thanh LED và LED 7 đoạn.
 Nút ấn và các công tắc DIP
 Một giao diện với các màn hình VGA
 Một giao diện với bàn phím hoặc chuột loại PS/2
 Một SRAM bổ sung 64 Kbytes (tuỳ ý)
 Một stereo codec với các kênh vào và ra trái/phải
 Một giao diện với cáp XILINX Xchecker
 Một vùng mẫu 2.75” * 3.5” với nguồn 3.3V hoặc 5V
 Một bộ kết nối header được thêm vào mạch con.
Những tài nguyên này được trình bày trong mạch XSTEND
đơn giản hoá tổng quan. Mỗi tài nguyên được mô tả trong hình
vẽ bên dưới:
Hình 1: Layout mạch XSTEND
II. Mô tả mạch XSTEND
1. Vùng lắp đặt mạch XS40
Một mạch XS40 được gắn trên mạch XSTEND sử dụng
socket mạch XS. Những socket này kết hợp với các chân giao
diện breadboard của mạch XS cho phép chúng nối đến tất cả tài
nguyên của mạch XSTEND. Để sử dụng một mạch XS40 với
mạch XSTEND, ta cắm nó vào cột bên phải của socket, (nếu
dùng mạch XS95 thì ta cắm nó vào cột bên trái của socket). Có
những chỗ đánh dấu trên mạch XSTEND cho biết cột thích hợp
với mỗi loại mạch XS.
Nếu mạch XS nối với một nguồn điện được cấp thông qua
chân J9 thì mạch quy đònh nguồn điện của nó sẽ cung cấp VCC
và GND cho mạch XSTEND thông qua socket. Mạch XS40 với

điện vớiø led 7 đoạn U2. Đặt shunt trên jumper cho
phép led U2 hoạt động
J13 Đặt shunt trên jumper này, cho phép các led hoạt động
khi ta đang sử dụng mạch XSTEND với mạch XS95.
Nếu đang sử dụng mạch XS40 với mạch XSTEND thì
ta gỡ bỏ shunt trên jumper này
Bảng 1: Thiết lập các Jumper cho mạch XSTEND
Listing 1: Sự kết nối giữa các led của mạch XSTEND
# LEFT LED DIGIT SEGMENT CONNECTIONS
(ACTIVE-LOW)
NET LSB<0> LOC=P3;
NET LSB<1> LOC=P4;
NET LSB<2> LOC=P5;
NET LSB<3> LOC=P78;
NET LSB<4> LOC=P79;
NET LSB<5> LOC=P82;
NET LSB<6> LOC=P83;
NET LDPB LOC=P84;
#
# LEFT LED DIGIT SEGMENT CONNECTIONS
(ACTIVE-LOW)
NET RSB<0> LOC=P59;
NET RSB<1> LOC=P57;
NET RSB<2> LOC=P51;
NET RSB<3> LOC=P56;
NET RSB<4> LOC=P50;
NET RSB<5> LOC=P58;
NET RSB<6> LOC=P60;
NET RDPB LOC=P28;
#