Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46 Khoa cơ điện - 85 - Trờng ĐHNNI_ Hà Nội

khụng nờn dựng bin tr thụng thng rt khú chnh v khụng n nh (khi va
chm nh s b thay i giỏ tr).
Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch chuyển đổi và
khối mạch vi xử lý.
Chơng trình điều khiển hiển thị trên LED đợc nạp vào chíp vi xử lý 89C51.
Đầu vào JP5 của khối mạch này đợc đấu với đầu ra JH1 của khối mạch cảm
biến và mạch gia công.
Chân Vref đợc nối với một mạch ổn định điện áp gồm 1 chiết áp chỉnh tinh
và 1 diode Zerner.
ở chân này điện áp đầu vào đợc dùng làm điện áp tham chiếu. Quan hệ giữa
điện áp V
ref/2
đợc thể hiện ở bảng 3.5.
Đầu JP10 đợc đấu với đầu JP11. Các Tranzitor đợc sử dụng ở đây là loại
pnp.
org 0h
sjmp main
org 0Bh
ljmp ngat_timer0
main: mov sp,#30h
mov tmod,#01h
mov tl0,#low(-9216)
mov th0,#high(-9216)
setb tr0
mov ie,#82h

movc a,@a+dptr
mov p2,a
acall delay
mov p2,#0ffh
acall delay
;led4
mov p1,#11110111b
mov a,13h
movc a,@a+dptr
mov p2,a
acall delay
mov p2,#0ffh
acall delay
;led5
mov p1,#11101111b
mov a,12h
movc a,@a+dptr
mov p2,a
acall delay
mov p2,#0ffh
acall delay
ret
delay: mov r7,#10h
again: djnz r7,again
ret
kiemtra_1s: cjne r2,#100,thoat
mov r2,#00h
mov p0,#0ffh
setb p3.7
clr p3.6
Khoa cơ điện - 87 - Trờng ĐHNNI_ Hà Nội

Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch hiển thị.
Các đầu SV1 và SV7 lần lợt đợc đấu với các đầu JP14 và đầu JP1 của khối
mạch chuyển đổi và khối mạch vi xử lý.
Trong mạch này ta sử dụng 5 đèn LED 7 vạch nối chung anôt. Mạch hoạt
động theo phơng pháp quét tức là nó quét lần lợt các đèn LED. Các đèn này đợc
quét liên tục, thời gian quét mỗi đèn rất ngắn khoảng vài s. Do hiện tợng lu ảnh
trên võng mạc mà mắt ta cảm nhận nh các đèn này không thay đổi trạng thái.
Chơng trình đã đợc nạp cho vi xử lý điều khiển quá trình này.
Các điện trở từ R
1
ữ R
8
trong mạch để hạn chế dòng cho đèn LED
từ 5 ữ 20 mA.
Ví dụ: Ta muốn hiện thị chữ C ở đèn LED thứ 5 từ trái sáng thì các đi ốt a, f,
e, d phải thông, khi đó catôt của các đi ốt này phải đợc nối với nguồn.
Tơng tự nếu ta muốn hiện số 3 ở đèn thứ 3 từ trái sáng thì các đi ốt a, b, c,
d, g phải thông, khi đó catôt của các đi ốt này phải đợc nối với nguồn.

3.2.1.2.3. Tổng quan về chíp vi điều khiển 89051.
3.2.1.2.3.1. Cấu tạo bên trong của chíp vi điều khiển 89051.
Vào năm 1981. Hãng Intel giới thiệu một số bộ vi điều khiển đợc gọi là
8051. Bộ vi điều khiển này có 128 byte RAM, 4K byte ROM trên chíp, hai bộ định
thời, một cổng nối tiếp và 4 cổng (đều rộng 8 bit) vào ra tất cả đợc đặt trên một
chíp.
8051 là một bộ xử lý 8 bit có nghĩa là CPU chỉ có thể làm việc với 8 bit dữ

Hình 3.10: Bố trí bên trong của sơ đồ khối 8051.
3.2.1.2.3.2. Mô tả chân của chíp vi điều khiển 89051.
Họ 89051đều có 40 chân, với hai hàng chân DIP cho các chức năng khác
nhau. Sơ đồ bố trí chân của 89051
COUNTER
OSC
INTERRUPT
CONTROL
4 I/O

P0.0
(
AD0
)
Vcc
1
2
3
5
6
4
7
8
9
11
12
10
13
14
15
17
18
16
19
20
40
39
38
36
35

P0.5
(
AD5
)
P0.3
(
AD3
)
PSEN
P0.6
(
AD6
)
P2.5
(
A
13
)
P2.3
(
A11
)
P2.1
(
A9
)
P2.7
(
A15
)

)
P3.3
(
T0
)
P3.4
(
T1
)
P3.5
(
WR
)
P3.6
(
RD
)
P3.7
XTAL2
XTAL1
GND
P0.6
(
AD6
)
EA/CPP
A
LE/PROG
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp

cấp điện áp nguồn cho chíp. Nguồn điện áp là
+5V.
2. Chân GND: Chân GND: Chân số 20 là GND.
3. Chân XTAL1 và XTAL2:
8051 có một bộ dao động trên chíp nhng nó yêu cầu có một xung đồng hồ
ngoài để chạy nó. Bộ dao động Thạch Anh thờng xuyên nhất đợc nối tới các
chân đầu vào XTAL1 (chân 19) và XTAL2 (chân 18). Bộ dao động Thạch Anh
đợc nối tới XTAL1 và XTAL2 cũng cần hai tụ điện giá trị 30pF. Một phía của tụ
điện đợc nối xuống đất nh đợc trình bày trên hình 3.12
C2
C1
30pF
XTAL2
XTAL1
GND
XTAL2
XTAL1
GND
NC
EXTERRNAL
OSCILLATAOR

CC
. Đối với các thành viên củ họ nh 8031 và 8032 mà không có ROM trên chíp
thì mã chơng trình đợc lu cất ở trên bộ nhớ ROM ngoài và chúng đợc nạp cho
8031/32. Do vậy, đối với 8031 thì chân
EA phải đợc nối đất để báo rằng mã
chơng trình đợc cất ở ngoài.
EA có nghĩa là truy cập ngoài (External Access) là
chân số 31 trên vỏ kiểu DIP. Nó là một chân đầu vào và phải đợc nối hoặc với V
CC

hoặc GND. Hay nói cách khác là nó không đợc để hở.
6. Chân
PSEN
:
Đây là chân đầu ra cho phép cất chơng trình (Program Store Enable) trong
hệ thống dựa trên 8051 thì chơng trình đợc cất ở bộ nhớ ROM ngoài thì chân này
đợc nối tới chân OE của ROM.
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46 Khoa cơ điện - 91 - Trờng ĐHNNI_ Hà Nội

7. Chân ALE:
Chân cho phép chốt địa chỉ ALE là chân đầu ra và đợc tích cực cao. Khi nối
8051 tới bộ nhớ ngoài thì cổng 0 cũng đợc cấp địa chỉ và dữ liệu.
Hay nói cách khác 8051 dồn địa chỉ và dữ liệu qua cổng 0 để tiết kiệm số
chân. Chân ALE đợc sử dụng để phân kênh địa chỉ và dữ liệu bằng cách nối tới
chân G của chíp 74LS373.

vậy, ALE đợc sử dụng để tách địa chỉ và dữ liệu với sự trợ giúp của chốt 74LS373.
10. Cổng P1.
Cổng P1 cũng chiếm tất cả 8 chân (từ chân 1 đến chân 8) nó có thể đợc sử dụng
nh đầu vào hoặc đầu ra. So với cổng P0 thì cổng này không cần đến điện trở kéo
vì nó đã có các điện trở kéo bên trong. Trong quá trình tái lạp thì cổng P1 đợc cấu
hình nh một cổng đầu ra.
11. Cổng P2:
Cổng P2 cũng chiếm 8 chân (các chân từ 21 đến 28). Nó có thể đợc sử dụng
nh đầu vào hoặc đầu ra giống nh cổng P1, cổng P2 cũng không cần điện trở kéo
vì nó đã có các điện trở kéo bên trong. Khi tái lập, thì cổng P2 đợc cấu hình nh
một cổng đầu ra.
Từ những trình bày trên đây ta có thể kết luận rằng trong các hệ thống dựa
trên các bộ vi điều khiển 89C51 thì ta có 3 cống P0, P1và P2 cho các thao tác vào/
ra
12. Cổng P3:
Cổng P3 chiếm tổng cộng là 8 chân từ chân 10 đến chân 17. Nó có thể đợc
sử dụng nh đầu vào hoặc đầu ra. Cống P3 không cần các điện trở kéo cũng nh P1
và P2. Mặc dù cống P3 đợc cấu hình nh một cống đầu ra khi tái lập, nhng đây
không phải là cách nó đợc ứng dụng phổ biến nhất. Cống P3 có chức năng bổ
xung là cung cấp một số tín hiệu quan trọng đặc biệt chẳng hạn nh các ngắt
Các bit P3.0 và P3.1 đợc dùng cho các tín hiệu nhận và phát dữ liệu trong
truyền thông dữ liệu nối tiếp. Các bit P3.2 và P3.3 đợc dành cho các ngắt ngoài.
Bit P3.4 và P3.5 đợc dùng cho các bộ định thêm 0 và 1. Cuối cùng các bit P3.6 và
P3.7 đợc cấp cho các tín hiệu ghi và đọc các bộ nhớ ngoài đợc nối tới các hệ
thống dựa trên 89051.
Trong các hệ thống dựa trên 89C51 thì các chân P3.6 và P3.7 đợc dùng
cho vào - ra còn các chân khác của P3 đợc sử dụng bình th
ờng trong vai trò chức
năng thay đổi.
.

vào tích cực mức thấp đợc dùng để báo cho ADC 804 bắt đầu quá trình chuyển
đổi. Nếu CS = 0 khi
WR tạo ra xung cao - xuống - thấp thì bộ ADC 804 bắt đầu
chuyển đổi giá trị đầu vào tơng tự V
in
về số nhị phân 8 bít. Lợng thời gian cần
thiết để chuyển đổi thay đổi phụ thuộc vào tần số đa đến chân CLK IN và CLK
R. Khi việc chuyển đổi dữ liệu đợc hoàn tất thì chân INTR đợc ép xuống thấp
bởi ADC 804.
4. Chân CLK IN và CLK R.
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46 Khoa cơ điện - 94 - Trờng ĐHNNI_ Hà Nội

Chân CLK IN là một chân đầu vào đợc nối tới một nguồn đồng hồ ngoài
khi đồng hồ ngoài đợc sử dụng để tạo ra thời gian. Tuy nhiên 804 cũng có một
máy tạo xung đồng hồ. Để sử dụng máy tạo xung đồng hồ trong (cũng còn đợc
gọi là máy tạo đồng hồ riêng) của 804 thì các chân CLK IN và CLK R đợc nối tới
một tụ điện và một điện trở nh chỉ ra trên hình 3.10. Trong trờng hợp này tần số
đồng hồ đợc xác định bằng biểu thức:
RC1,1
1
f =
(3.15)
Giá trị tiêu biểu của các đại lợng trên là R = 10k và C= 150pF và tần số
nhận đợc là f = 606kHz và thời gian chuyển đổi sẽ mất là 110s.


11
12
13
14
15
16
17
18
3
5
to
LE
Noma
lly
Open
D
D
D
D
D
D
D
D
W
IN
T
D
R
CS
CLK

(+) - V
in
(-). Thông thờng
V
in
(-) đợc nối xuống đất và V
in
(+) đợc dùng nh đầu vào tơng tự đợc chuyển
đổi về dạng số.
7. Chân V
CC
.
Đây là chân nguồn nuối +5v, nó cũng đợc dùng nh điện áp tham chiếu khi
đầu vào V
ref/2
(chân 9) để hở.
8. Chân V
ref/2
.
Chân 9 là một điện áp đầu vào đợc dùng cho điện áp tham chiếu. Nếu chân
này hở (không đợc nối) thì điện áp đầu vào tơng tự cho ADC 804 nằm trong dải
0 đến +5v (giống nh chân V
CC
). Tuy nhiên, có nhiều ứng dụng mà đầu vào tơng
tự áp đến V
in
cần phải khác ngoài dải 0 đến 5v. Chân V
ref/2
đợcdùng để thực thi các
điện áp đầu vào khác ngoài dải 0 - 5v. Ví dụ, nếu dải đầu vào tơng tự cần phải là 0

liên hệ với dải V
in
.
Ghi chú: - V
CC
= 5V
- Khi V
ref
/2 hở thì đo đợc ở đó khoảng 2,5V
- Kích thớc bớc (độ phân dải) là sự thay đổi nhỏ nhất mà ADC có thể
phân biệt đợc.
9. Các chân dữ liệu D0 - D7.
Các chân dữ liệu D0 - D7 (D7 là bít cao nhất MSB và D0 là bít thấp nhất
LSB) là các chân đầu ra dữ liệu số. Đây là những chân đợc đệm ba trạng thái và
dữ liệu đợc chuyển đổi chỉ đợc truy cập khi chân CS = 0 và chân
RD bị đa
xuống thấp. Để tính điện áp đầu ra ta có thể sử dụng công thức sau:

buocthuockich
V
D
in
out
=
(3.16)
Với D
out
là đầu ra dữ liệu số (dạng thập phân). V
in
là điện áp đầu vào tơng tự