- 71 -
Như vậy tuỳ vào hàm truyền đạt của đối tượng S
o
(s) mà bằng các bộ điều
chỉnh R(s) ta có được hệ có hàm truyền dạng tối ưu môđun. Trong các trường
hợp trên, giá trị hằng số thời gian T
σ
là nhỏ, nên có thể coi kết quả có hàm truyền
dạng quán tính:
22
σ
σσ
11
F(s)
12Ts
12Ts2Ts
==
+
++

Và quá trình quá độ ứng với hàm quán tính gần đúng này là đường nét đứt
trên Hình 4.8.
● Phương pháp tối ưu đối xứng
Phương pháp này thường được áp dụng để tổng hợp các bộ điều chỉnh
trong mạch có yêu cầu vô sai cấp cao, nó cũng được áp dụng có hiệu quả để tổng
hợp các bộ điều chỉnh theo quan điểm nhiễu loạn.
Hàm chuẩn tối ưu đối xứng có dạng:
σ
DX
22 33
σσ σ

1
23
oo o
111
i
K(1 Ts)
F(s)
1KTsKTTs KTTTs
+
=
++ +

- 72 -

Hình 4.9. Đặc tính quá độ của hàm tối ưu đối xứng
Áp dụng điều kiện của tiêu chuẩn tối ưu môđun ta tìm được các phương
trình hệ số của phương trình đặc tính như sau.
(K
1
T
o
)
2
– 2K
1
KT
o
T
1
= 0

s
22 33
ss s
14T
F(s)
14Ts8Ts 8Ts
+
=
++ +

Đây là hàm truyền dạng tối ưu đối xứng với τ
σ
= T
s
. Trong trường hợp
hàm truyền của đối tượng có chứa khâu quán tính thứ hai với hằng số thời gian
lớn T
2
.

1
o
s
12
K
S(s)
sT (1 T s)(1 T s)
=
++


định đặc tính của hệ thống xem ứng với các thông số của bộ điều chỉnh ta tổng
hợp được. Ở đây sẽ sử
dụng phần mềm MATLAB 6.5 để mô phỏng. Bằng việc
xây dựng sơ đồ cấu trúc trên Simulink, chúng ta nhập các giá trị thông số điều
- 74 -
chỉnh với đầu vào là hàm bậc thang 1(t) ta sẽ thu được đặc tính quá độ điều
chỉnh.
4.4. KẾT LUẬN CHƯƠNG 4
Ở chương 4 ta đã tìm hiểu được một số phương pháp nhận dạng đối tượng
điều khiển. Áp dụng phương pháp nhận dạng thực nghiệm cho hệ thống thí
nghiệm quá trình sấy để xác định hàm truyền của nó. Từ đó nghiên cứu các
phương pháp tổng hợp bộ điều khiển PID.
Xong do điều kiện về trang thiết bị nên trong chương này chỉ nêu được
phươ
ng pháp giải quyết bài toán chứ chưa tìm được số liệu thực tế.

*
Các đặc trưng chủ yếu của AT89C51
- Tương thích hoàn toàn với họ MCS-51 của Intel.
- Bộ nhớ chương trình 4 KB thuộc loại Flash Memory.
- Độ bền: 1000 lần ghi/xoá.
- Tần số hoạt động: 0Hz đến 24MHz.
- 3 chế độ khoá bộ nhớ.
- 128 x 8 bit RAM nội.
- 32 đường I/O lập trình được (4 port).
- 2 Timer/Counter 16bit.
- 6 nguồn ngắt.
- Giao tiếp nối tiếp lập trình được.
- Chế độ hạ nguồn và chế độ nhàn rỗi tiêu tốn công suất thấp.

* Sơ đồ chân Hình 5.2. Sơ đồ chân vi điều khiển AT89C51

- 77 -
* Sơ đồ khối

Hình 5.3. Sơ đồ khối vi điều khiển AT89C51
• Mô tả chức năng các chân:

P3.7 RD B7H Điều khiển đọc bộ nhớ dữ liệu ngoài
Chân cho phép bộ nhớ chương trình PSEN (Program Store Enable).
PSEN là tín hiệu xuất trên chân 29. Đây là tín hiệu điều khiển cho phép ta
truy xuất bộ nhớ chương trình ngoài. Chân này thường nối với chân cho phép
xuất OE (Output Enable) của EPROM hoặc ROM để cho phép đọc các byte lệnh.
PSEN ở mức logic 0 trong thời gian tìm – nạp lệnh. Ngược lại, khi thực thi
một chương trình chứa ở ROM nội thì nó được duy trì ở mức logic 1.
ALE (Address Latch Enable) - chân cho phép chốt địa chỉ:
AT89C51 sử dụng chân 30, chân xuất tín hiệu cho phép ch
ốt địa chỉ ALE để
giải đa hợp bus dữ liệu và bus địa chỉ. Khi Port 0 được sử dụng làm bus địa
chỉ/bus dữ liệu đa hợp, chân ALE xuất tín hiệu để chốt địa chỉ (byte thấp của địa
chỉ 16bit) vào một thanh ghi ngoài trong suốt 1/2 đầu của chu kỳ bộ nhớ. Sau khi
- 79 -
điều này đã được thực hiện, các chân của Port 0 sẽ xuất/nhập dữ liệu hợp lệ trong
suốt 1/2 thứ hai của chu kỳ bộ nhớ.
Tín hiệu ALE có tần số bằng 1/6 tần số của mạch dao động bên trong chip vi
điều khiển và có thể được dùng làm xung Clock cho phần còn lại của hệ thống.
EA (External Access) – chân truy xuất bộ nhớ ngoài:
Ngõ vào này (chân 31 của AT89C51) có thể được nối tới 5V (lôgic 1) hoặc
v
ới GND (logic 0). Nếu chân này nối lên 5V thì AT89C51 thực thi chương trình
trong ROM nội. Nếu chân này nối tới GND (và chân PSEN cũng ở logic 0),
chương trình cần thực thi chương trình chứa ở bộ nhớ ngoài.
Chân RST(RESET): Ngõ vào RST (chân 9) là ngõ vào xoá chính của
AT89C51 để thiết lập lại trạng thái ban đầu cho hệ thống hay gọi tắt là reset hệ
thống. Khi ngõ vào này được treo lên mức logic 1 tối thiểu 2 chu kỳ máy, các
thanh ghi bên trong của chip được nạp lại các giá trị thích hợp cho việc khởi
động lại h
ệ thống.

đến địa chỉ 00h của bộ nhớ chương trình. Do tụ C1 được nạp với hằng số thời
gian t = C1.R2 nên điện áp trên chân RST của AT89C51 giảm dần đến giá trị
nhỏ hơn 0,5V thì quá trình RESET kết thúc.
Các chân XTAL1 và XTAL2: Vi điều khiển AT89C51 có một bộ dao động
trên chip nhưng vẫn cần một bộ đồng hồ bên ngoài để kích hoạt. Bộ dao độ
ng
thạch anh bên ngoài thường được nối tới các chân vào XTAL1 (chân 19) và
XTAL2 (chân 18). Sơ đồ nối dao động ngoài như sau:
Ở đây ta cần hai tụ 33p và một bộ dao động thạch anh (thường dùng bộ dao
động có tần số 11,0592MHz).

* Tổ chức bộ nhớ.
AT89C51 có không gian bộ nhớ riêng cho chương trình và dữ liệu. Cả hai bộ
nhớ chương trình và dữ liệu đều đặt bên trong chip, tuy nhiên ta có thể mở rộng
bộ nhớ chương trình và bộ nhớ dữ liệu bằng cách sử dụng các chip nhớ bên
ngoài với dung lượng tối đa là 64K cho bộ nhớ chương trình và bộ nhớ dữ liệu.
+ Bộ nhớ chương trình ROM
Có không gian cực đại là 64KB được đánh địa chỉ từ
0000h ÷ FFFFh. Trong
đó có 4KB là bộ nhớ nội trú nằm trong chíp được đánh địa chỉ từ 0000h ÷
0FFFh, còn 60KB mở rộng được đặt địa chỉ từ 1000h ÷ FFFFh. Tuỳ thuộc vào
dung lượng chương trình mà bộ nhớ được thêm vào theo kích thước phù hợp.
XTAL2
XTAL1