TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA : ĐIỆN TỬ
ĐỒ ÁN MÔN HỌC
ĐỀ TÀI: ĐO VẬN TỐC TRUNG BÌNH CỦA MỘT VẬT CHƯYỂN ĐỘNG TỊNH
TIẾN.
Giáo viên hướng
dẫn:
Nguyễn Anh Dũng
Sinh viên thực hiện:
1.Nguyễn Đức Mạnh
2.Nguyễn Xuân HùngLỜI NÓI ĐẦU
Bước sang thế kỷ XXI, thế giới và Việt nam đều khẳng
định có 04 lĩnh vực khoa học được gọi là lĩnh vực công
nghệ cao, đó là: Công nghệ điện tử; Công nghệ Vật liệu
mới; Công nghệ sinh học và Công nghệ năng lượng
mới. Ngành Công nghệ Điện tử ở đây thực chất được hiểu
bao gồm từ công nghệ Nano, Kỹ thuật điện tử, Kỹ thuật
máy tính, Điện tử viễn thông và Điều khiển Tự động .Một
trong những yếu tố tạo ra những tiền đề đó là ngành Công
nghệ kỹ thuật Điện Tử -Tự Động Hoá.Việc áp dụng hợp lý
các thành tựu của điều khiển tự động và máy vi tính vào
sản xuất sẽ mang lại lợi ích to lớn về nhiều mặt.
Môn học vi xử lý là một trong ứng dụng to lớn đó, với
sự ra đời của các bộ vi xử lý nói chung, các bộ vi điều
khiển nói riêng đã tạo ra một bước ngoặt lớn trong việc
thiết kế các hệ thống xử lý thông tin, đo lường điều khiển
và truyền thông….

8 bit.Các nhà sản xuất đã cho xuất xưởng chỉ với 4K byte
ROM trên chíp.

Bảng đặc tính của 8051 đầu tiên
IC AT89S52
Bộ vi điều khiển AT89S52 gồm các chức năng chính sau
đây :
• CPU (Centralprocessing unit) bao gồm :
Thanh ghi tích lũy A
Đặc tính Số lượng
ROM trên chíp
RAM
Bộ định thời
Các chân vào ra
Cổng nối tiếp
Nguồn ngắt
4K byte
128 byte
2
32
1
6
Thanh ghi tích lũy B ,dùng cho phép nhân và phép
chia
Đơn vị logic học (ALU : Arithmetic Logical Unit)
Thanh ghi từ trạng thái chương trình (PSw :
Program Status Word)
Bốn băng thanh ghi
Con trỏ ngăn xếp
• Bộ nhớ chương trình (bộ nhớ ROM)gồm 8kbyte Flash

nguồn ngắt trong
• Bộ lập trình(ghi chương trình lên Flash ROM) cho phép
người sử dụng có thể nạp các chương trình cho chíp mà
không cần đến bộ nạp chuyên dụng
• Bộ chia tần số với hệ số chia là 12
• 4 cổng xuất nhập với 32 chân
Sơ đồ chân , chức năng của các chân của AT89S52 CHỨC NĂNG CÁC
CHÂN CỦA HỌ 8051
1. Port 0(P0.0 – P0.7) :
Port 0 gồm 8
chân,ngoài chức năng
xuất nhập ,port 0 còn là
bus dữ liệu và địa chỉ
(AD0 –
AD7),chức năng này sẽ
được sử dụng khi 8051
giao tiếp
với các thiết bị ngoài có kiến trúc Bus như các vi mạch
nhớ…
1. Port 1 (P1.0 – P1.7) : có chức năng xuất nhập theo bit
và theo byte.Bên cạnh đó 3 chân P1.5 , P1.6 , P1.7
được dùng để nạp ROM theo chuẩn ISP , 2 chân P1.0
và P1.1 được dùng cho bộ Timer 2.
2. Port 2 : là cổng vào/ra còn là byte cao của bus địa chỉ
khi sử dụng bộn nhớ ngoài.
3. port 3 : ngoài chức năng xuất nhập còn có chức năng
riêng

7.Chân /EA(External Access) : tín hiệu cho phép chọn bộ
nhớ chương trình là bộ nhớ trong hay ngoài vi điều
khiển.Nếu /EA ở mức cao (nối với V
CC
),thì vi điều khiển
thi hành n chương trình trong ROM nội.Nếu /EA ở mức
thấp(vi điều khiển thi hành chương trình bộ nhớ ngoài.
8 .XTAL1,XTAL2 áp từ 4V đến 5,5V được cấp qua chân
40 và 20.: AT89S52 có một bộ dao động trên chíp , nó
thường được nối với bộ dao động thạch anh có tần số lớn
nhất là 33MHz,thông thường là 12MHz
9.V
CC
nối GND)thì,GND : AT89S52 có dải điện dùng
nguồn một chiều
Cấu trúc bên trong của
AT89S52
T 1
T0
Điều
khiển ngắt
Các thanh
ghi khác
256
byte RAM
MRO
noäi
Timer
2Timer
1Timer 0

những vùng nhớ riêng biệt cho chương trình và dữ liệu .
Chương trình và dữ liệu có thể chứa bên trong AT89S52
nhưng AT89S52 vẫn có thể kết nối với 64k byte bộ nhớ
chương trình và 64k byte bộ nhớ dữ liệu mở rộng.
Bộ nhớ dữ liệu : Ram bên trongAT89S52 được phân
chia như sau :
_ Các bank thanh ghi có địa chỉ từ 00H đến 1FH
_ Ram địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH
_ Ram đa dụng từ 30H đến 7FH
_ Các thanh ghi chức năng đặc biệt từ 80H đến FFH
AT89S52 có 21 thanh ghi chức năng ở vùng trên của RAM
nội từ địa chỉ 80H đến FFH.
Thanh ghi trạng thái chương trình : thanh ghi trạng
thái của chương trình ở địa chỉ DOH chứa các bit như sau :

Bit Kí hiệu Địa chỉ Ý nghĩa
PSW.7 CY D7H Cờ nhớ
PSW.6 AC D6H Cờ nhớ phụ
PSW.5 F0 D5H Cờ 0
PSW.4 RS1 D4H Bit 1 chọn bank thanh ghi
PSW.3 RS0 D3H Bit 0 chọn bak thanh ghi
00=bank 0 ; địa chỉ 00H _
07H
01=bank 1 ; địa chỉ 08H _
0FH
10=bank 2 ; địa chỉ 10H _
1FH
11=bank 3 ; địa chỉ 18H _
1FH
PSW.2 0V D2H Cờ tràn

R
V C C
AT89S52 có ngõ vào reset RST tác động ở mức cao trong
khoảng thời gian 2 chu kỳ , sau đó xuống mức thấp để nó
bắt đầu làm việc .RST có thể được kick bằng tay bởi một
nút bấm thông thường.
Mạch tạo dao động :

AT89S52 có một bộ chia tần số bên trong chip,bộ này sẽ
cung cấp xung clock cho các khối trên chip từ nguồn dao
động bên ngoài qua 2 chân XTAL1 và XTAL2.
III/HOẠT ĐỘNG ĐỊNH THỜI CỦA AT89S52

Các bộ định thời (Timer) được sử dụng rộng rãi trong
các ứng dụng đo lường và điều khiển.Vi điều khiển
AT89S52 có 3 bộ định thời 16 bit trong đó 2 bộ timer 0 và
1 có 4 chế độ hoạt động,timer 2 có 3 chế độ hoạt
động.Các bộ định thời dùng để định khoảng thời gian(hẹn
giờ),đếm sự kiện xảy ra bên ngoài bộ vi điều khiển hoặc tạo
tốc độ baud cho công nối tiếp của vi điều khiển.
Trong các ứng dụng định hoảng thời gian,timer được
lập trình sao cho sẽ tràn sau một khoảng thời gian và thiết
lập cờ tràn bằng 1.Cờ tràn được sử dụng bởi chương trình
để thực hiện một hành động tương ứng như kiểm tra trạng
thái của các ngõ vào hoặc gửi các sự kiện cho các ngõ ra.
Đếm sự kiện dùng để xác định số lần xảy ra của một sự
kiện.Trong ứng dụng này người ta tìm cách quy các sự kiện
thành sự chuyển mức từ 1 xuống 0 trên cá chân T0 hoặc T1
hoặc T2 để dùng các timer tương ứng đếm các sự kiện đó.
*/CÁC THANH GHI CỦA BỘ ĐỊNH THỜI

TCON.2 TCON.1 TCON.0
TF1 TR1 TF0 TR0 IT1 IE1 IT0 IE0
Bit Ký hiệu Chức năng
TCON Điều khiển bộ
định thời
TCON.7 TF1 Cờ tràn của bộ định thời 1.Cờ này
được set bởi phần cứng khi có
tràn,được xóa bởi phần mềm,hoặc
bởi phần cứng khi bộ vi xử lý trỏ
đến trình phục vụ ngắt
TCON.6 TR1 Bit điều khiển hoạt đong của bộ
định thời 1.Bit này được set hay
xóa bằng phần mềm để điều khiển
bộ định thời hoạt động hay ngưng
TCON.5 TF0 Cờ tràn của bộ định thời 0
TCON.4 TR0 Bit điều khiển hoạt động của bộ
định thời
TCON.3 IE1 Cờ ngắt bên ngoài 1(kích khởi
cạnh).Cờ này được set bởi phần
cứng khi có cạnh âm (cuống) xuất
hiện trên chan INT1,được xóa bởi
phần mềm,hoặc phần cứng khi
CPU trỏ đến trình phục vụ ngắt
TCON.3 IE1 Cờ ngắt bên ngoài 1(kích khởi
cạnh).Cờ này được set bởi phần
cứng khi có cạnh âm (cuống) xuất
hiện trên chan INT1,được xóa bởi
phần mềm,hoặc phần cứng khi
CPU trỏ đến trình phục vụ ngắt
TCON.2 IT1 Cờ ngắt bên ngoài 1(kích khởi

bộ chia tần trên chip hoặc từ bộ tạo xung bên ngoài qua
chân T0 tùy thộc vào giá trị của bit C/T0.Việc điều khiển
hoạt động của bộ thứ nhất do bit GATE , bit TR0 và mức
logic trên chân INT0 (giống chế độ 0 , 1 ,2).Giá trị đếm của
Timer được chứa trong TL0 , khi xảy ra tràn cờ TF0 được
đặt bằng một và gây ngắt do Timer 0 (nếu được đặt).
Bộ Timer thứ hai với nguồn xung clock lấy từ bộ chia
tần trên chip .Việc hoạt động của bộ thứ hai chỉ là việc đặt
giá trị của bit TR0.Giá trị đếm của Timer được chứa trong
TH0,khi xảy ra tràn cờ TF1 được đặt bằng một và gây ra
ngắt do Timer 1 (nếu được đặt).
Khi Timer 0 được tách thành 2 Timer 8 bit thì Timer 1
vẫn có thể hoạt động bình thường ở các chế độ 0 , 1 , 2 ,tuy
nhiên khi xảy ra tràn cờ TF1 không được thiết lập bằng một
.NHư vậy trong trường hợp này Timer 1 chỉ có thể sử dụng
cho những ứng dụng không cần đến ngắt (TF1 = 1),chẳng
hạn như tốc độ baud cho port nối tiếp .

IV/Tổ chức ngắt ở AT89S52

AT89S52 chỉ có 6 nguồn ngắt:
- Ngắt ngoài đến từ chân #INT0.
- Ngắt ngoài đến từ chân #INT1.
- Ngắt ngoài do bộ Timer 0.
- Ngắt ngoài do bộ Timer 0.
- Ngắt ngoài do bộ Timer 0.
- Ngắt do Port nối tiếp.
Bảng tóm tắt các ngắt trong AT89S52 như sau:

ST

tích cực theo
kiểu đã chọn ở
chân P3.3
IE1 TCON 0x0013
4
Timer1 Ngắt tr
àn
timer1 khi giá
trị timer1 tràn
từ giá trị max về
giá trị min
TF1 TCON 0x001B

5
Serial
Port
Ngắt cổng
nối
tiếp khi vi điều
khiển nhận hoặc
truyền xong một
byte bằng cổng
nối tiếp
TI, RI SCON 0x0023
6
Timer2 Ngắt tràn
timer2 khi giá
trị timer2 tràn
TX2
Hoặc

1
IE.1 ET0 A9H Cho phép ngắt từ
Timer 0
IE.0 EX0 A8H Cho phép ngắt ngoài
0
Thanh ghi IE là thanh ghi đánh địa chỉ bit, do đó có
thể dùng các lệnh tác động bit để tác động riêng rẽ lên
từng bit mà không làm ảnh hưởng đến giá trị các bit
khác. Cờ ngắt hoạt động độc lập với việc cho phép ngắt,
điều đó có nghĩa là cờ ngắt sẽ tự động đặt lên bằng 1 khi
có sự kiện gây ngắt xảy ra, bất kể sự kiện đó có được cho
phép ngắt hay không. Do vậy, trước khi cho phép một
ngắt, ta nên xóa cờ của ngắt đó để đảm bảo sau khi cho
phép, các sự kiện gây ngắt trong quá khứ không thể gây
ngắt nữa. Ví dụ trước khi cho phép ngắt timer0 mà timer
0 đã chạy và tràn (dù là tràn một hay nhiều lần) thì cờ
TF0 sẽ bằng 1, nếu sau đó ta cho phép ngắt timer0 thì sẽ
gây ra ngắt ngay do cờ tràn đang bằng 1 (sự kiện tràn gây
ngắt trong trường hợp này là tràn trong quá khứ, không
phải sự kiện ta quan tâm đếTF0 trước khi cho phép ngắt
tn). Vì vậy hãy xóa cờ ràn timer0. Ngoại trừ cờ của của
gắt nối tiếp và cờ của ngắt timer2, các cờ ngắt khác đều
tự động được xóa khi CPU thực hiện chương trình ngắt .
Nói đến ngắt không thể không nói đến mức ưu tiên của
ngắt. Mức ưu tiên của ngắt ở đây có thể được hiểu là sự
phân bậc, quyết định xử lý ngắt nào khi hai hay nhiều
ngắt xảy ra.
1.Ngắt ngoài (External Interrupt)
Như đã nói ở trên, AT89S52 có 2 ngắt ngoài là INT0 và
INT1. Ngắt ngoài được hiểu là ngắt được gây ra bởi sự kiện

Timer 2. Các Timer này đều là Timer 16 bit, giá trị
đếm max do đó bằng 65535 (đếm từ 0 đến 65535).Ba
timer có nguyên lý hoạt động hoàn toàn giống nhau
và độc lập.
Các ngắt do các bộ Timer xảy ra do sự kiện tràn ở
các Timer, khi đó các cờ tràn TFx sẽ đươc đặt bằng
1.Khi ISR được đáp ứng, các cờ TFx sẽ tự động được
xóa bởi phần mềm.
3.Ngắt do cổng nối tiếp
Ngắt do cổng nối tiếp xảy ra khi hoặc cờ phát ngắt (TI)
hoặc cờ ngắt thu (RI) được đặt bằng 1.ngắt phát xảy ra khi bộ
đệm truyền rỗng , ngắt thu xảy ra khi 1 ký tự đã được nhận
xong và đang đợi trong SBUF để được đọc.
Các ngắt do cổng nối tiếp khác các ngắt do timer.cờ gây ra
ngắt do PORT nối tiếp không bị xoá bằng phần cứng khi
CPU chuyển tới ISR do có 2 nguồn ngắt do cổng nối tiếp TI
và RI, nguồn ngắt phải được xác định trong ISR và cờ tạo
ngắt sẽ được xoá bằng phần mềm.
II .Khối hiển thị LCD
5> Module LCD 16x2;
Chân số Ký hiệu Mức logic I/O Chức năng
1 Vss - - Nguồn cung cấp(GND)
2 Vdd - - Nguồn cung cấp(+5V)
3 Vee - I Điện áp để điều chỉnh độ tương phản
4 RS 0/1 I Lựa chọn thanh ghi
0= thanh ghi lệnh
1=thanh ghi dữ liệu
5 R/W 0/1 I 0=ghi vào LCD module
1=đọc từ LCD module
6 E 1,1=>0 I Tín hiệu cho phép

trình này có thể giải phóng năng lượng dưới dạng ánh sáng
(hay các bức xạ điện từ có bước sóng gần đó).
VI.Sơ đồ nguyên lý mạch đo vận tốc trung bình của vât
chuyển động tịnh tiến.
1. Khối 7805 la khối cấp nguồn chuẩn 5v cho mạch
hoạt động
2. khối thạch anh và tụ 33 picôfara la khối dao động
của mạch ở đây nó có tac dụng cấp xung clock cho
mạch hoạt động.
3. port 0 của vy điều khiển là chân xuất nhập dữ liệu
vao LCD.
4. ba chân p2^0,p2^1 và p2^2 là 3 chân điều khiển