KI N TRÚ C MÁ Y Ế
TÍNH VÀ H ĐI U Ệ Ề
HÀNH
4.1. Ki n trúc RISC và CISCế
4.2. M ng liên k t trong (Interconnection Networks)ạ ế
CH NG 4: ƯƠ
M T S KI N TRÚC HI N Đ IỘ Ố Ế Ệ Ạ
4.3. Đa b x lý và đa máy tínhộ ử
4.4. L p trình song song và các thu t toán song songậ ậ
4.5. Ki n trúc dòng d li u và siêu m ngế ữ ệ ả
4.6. Ki n trúc trong t ng laiế ươ
4.1. Ki n trúc RISC và CISCế
4.1.1. Ki n trúc CISC (Complex Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Phát minh ra từ những năm 1960:
- Các chương trình dịch khó dùng các thanh ghi
- Các vi lệnh được thực hiện nhanh hơn các lệnh
- Phải làm giảm độ dài các chương trình
4.1. Ki n trúc RISC và CISCế
4.1.1. Ki n trúc CISCế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Kiến trúc CISC:
- Chọn các kiểu ô nhớ - ô nhớ và ô nhớ - thanh ghi
- Sử dụng những lệnh phức tạp
- Sử dụng nhiều kiểu định vị
- Các lệnh có chiều dài thay đổi
- Hiệu quả nhất khi dùng bộ điều khiển vi chương trình
4.1. Ki n trúc RISC và CISCế
4.1.1. Ki n trúc CISCế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Kiến trúc CISC:

Mỗi lệnh thực hiện trong một chu kỳ máy
Sử dụng kỹ thuật đường ống một cách thích hợp
-
Các lệnh LOAD/STORE mới truy nhập bộ nhớ
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Kiến trúc RISC:
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Mạch xử lý RISC có các tính chất:
-
Có một số ít lệnh (thông thường dưới 100 lệnh)
-
Có một số ít dạng lệnh (một hoặc hai)
-
Các lệnh đều có cùng chiều dài
- Có nhiều thanh ghi để giảm bớt thâm nhập bộ nhớ
-
Chỉ có lệnh ghi hay đọc ô nhớ mới thâm nhập bộ nhớ
-
Có một số ít các kiểu định vị (tức thời, gián tiếp)
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Mạch xử lý RISC có các ưu điểm:
-
Diện tích dùng cho bộ điều khiển giảm
-

trình
Các l nh đ c th c hi n b i ph n ệ ượ ự ệ ở ầ
c ngứ
5. Các l nh có chi u dài khác nhauệ ề Các l nh có chi u dài c đ nhệ ề ố ị
6. Có nhi u ki u và d ng l nhề ể ạ ệ Có ít d ng l nhạ ệ
7. S ph c t p n m vi ch ng trìnhự ứ ạ ằ ở ươ S ph c t p n m ch ng trình d chự ứ ạ ằ ở ươ ị
8. Có ít thanh ghi Có nhi u thanh ghiề
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.1. Đ nh nghĩaị
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Trong các kiến trúc song song:
-
Đa bộ xử lý chia sẻ bộ nhớ
-
Đa bộ xử lý đa bộ nhớ
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.1. Đ nh nghĩaị
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Mô hình:
BXL 1
CU
BXL 2 BXL n
Mạng liên kết trong
Bộ nhớ chung chia sẻ
hoặc kênh truyền thông
Private
Memory
Global
Memory
4.2. M ng liên k t trong (Interconnection Network)ạ ế

P
n-1
+ Tất cả các BXL đều có 2 láng giềng (trừ 2BXL đầu và cuối)
+ Dữ liệu phải chuyển qua nhiều BXL ⇒ chậm đường truyền
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết vòng:
+ Tổ chức tương tự như
liên kết tuyến tính nhưng
BXL đầu và cuối được nối
vòng với nhau
+ Mạng đơn: trao đổi giữa các BXL thực hiện theo 1 chiều
P
0
P
1
P
2
P
3
P
4
P
5
+ Mạng kép: trao đổi giữa các BXL thực hiện theo 2 chiều
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết xáo trộn:

4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết lưới hai chiều:
Lưới không quay vòng Lưới quay vòng tròn
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết siêu khối hoặc hình khối n-chiều:
2
6
3
7
0
4
1
5
P
110
P
111
P
011
P
010
P
001
P
000
P
100

IPSC/2 1987 MIMD 128, siêu kh iố
Cray 1 1976 Vector 1
Cray 2 1985 Vector 4
Intel Wrap 1990 Vector 50

Trích đoạn USE(S2) ∩ USE(S1) ∅

---