K
K
ỹ
ỹ
thu
thu
ậ
ậ
t
t
Vi
Vi
x
x
ử
ử
lý
lý
Đi
Đi
ệ
ệ
n t
n t
ử
ử
-
-
Vi
Vi
ễ

4.1
Phân lo
Phân lo
ạ
ạ
i b
i b
ộ
ộ
nh
nh
ớ
ớ
b
b
á
á
n d
n d
ẫ
ẫ
n
n
4.2
4.2
Ho
Ho
ạ
ạ
t đ

a c
á
á
c
c
chip SRAM
chip SRAM
4.4 Bus
4.4 Bus
h
h
ệ
ệ
th
th
ố
ố
ng c
ng c
ủ
ủ
a h
a h
ệ
ệ
vi
vi
x
x
ử

ớ
M
M
ụ
ụ
c tiêu v
c tiêu v
à
à
bi
bi
ệ
ệ
n ph
n ph
á
á
p thi
p thi
ế
ế
t k
t k
ế
ế


Gh
Gh
é

i
Bus
Bus
h
h
ệ
ệ
th
th
ố
ố
ng sao cho không x
ng sao cho không x
ả
ả
y ra
y ra
xung đ
xung đ
ộ
ộ
t
t
:
:
C
C
á
á
c

c
á
á
c c
c c
ổ
ổ
ng
ng
I/O
I/O
Ch
Ch
ỉ
ỉ
c
c
ó
ó
m
m
ộ
ộ
t
t
chip
chip
nh
nh
ớ

ớ


Th
Th
ự
ự
c hi
c hi
ệ
ệ
n m
n m
ộ
ộ
t m
t m
ạ
ạ
ch gi
ch gi
ả
ả
i mã đ
i mã đ
ị
ị
a ch
a ch
ỉ

c c
á
á
c c
c c
ổ
ổ
ng
ng
logic
logic
ho
ho
ặ
ặ
c k
c k
ế
ế
t h
t h
ợ
ợ
p c
p c
ả
ả
hai
hai
4.1

(Random Access Memory)
ROM (Read Only Memory) RWM (Read Write memory)
PROM EPROM
EEPROM Flash ROM
SRAM DRAM
4.2
4.2
C
C
á
á
c
c
chip EPROM
chip EPROM
EPROM
A0
A1
A2
A3
A4
A5
A6
A7
A8
A
p-1
Vpp
D0
D1

nh
ớ
ớ


M
M
ộ
ộ
t
t
chip
chip
nh
nh
ớ
ớ
đư
đư
ợ
ợ
c xem như m
c xem như m
ộ
ộ
t m
t m
ả
ả
ng

ữ
đư
đư
ợ
ợ
c
c
m
m
-
-
bit
bit
d
d
ữ
ữ
li
li
ệ
ệ
u
u


Dung
Dung
lư
lư
ợ

:
nxm
nxm
V
V
í
í
d
d
ụ
ụ
:
:
M
M
ộ
ộ
t
t
chip
chip
c
c
ó
ó
dung
dung
lư
lư
ợ

ớ
v
v
à
à
m
m
ỗ
ỗ
i
i
ô
ô
nh
nh
ớ
ớ
c
c
ó
ó
th
th
ể
ể
lưu tr
lưu tr
ữ
ữ
đư

s
ố
ố
chân d
chân d
ữ
ữ
li
li
ệ
ệ
u c
u c
ủ
ủ
a
a
chip
chip


log
log
2
2
(n) = p
(n) = p
l
l
à

ng ghi d
ữ
ữ
li
li
ệ
ệ
u v
u v
à
à
o
o
EPROM
EPROM


Vi
Vi
ệ
ệ
c ghi d
c ghi d
ữ
ữ
li
li
ệ
ệ
u v

nh cho
EPROM
EPROM


Đư
Đư
ợ
ợ
c th
c th
ự
ự
c hi
c hi
ệ
ệ
n b
n b
ằ
ằ
ng thi
ng thi
ế
ế
t b
t b
ị
ị
chuyên d

ợ
c c
c c
ấ
ấ
p đi
p đi
ệ
ệ
n
n
á
á
p tương
p tương
ứ
ứ
ng v
ng v
ớ
ớ
i
i
t
t
ừ
ừ
ng lo
ng lo
ạ

nh


D
D
ữ
ữ
li
li
ệ
ệ
u t
u t
ạ
ạ
i c
i c
á
á
c chân d
c chân d
ữ
ữ
li
li
ệ
ệ
u s
u s
ẽ

ị
nh nh
nh nh
ờ
ờ
c
c
á
á
c t
c t
í
í
n hi
n hi
ệ
ệ
u
u
đưa v
đưa v
à
à
o
o
ở
ở
c
c
á

i l
à
à
xung l
xung l
ậ
ậ
p tr
p tr
ì
ì
nh
nh
)
)
đưa v
đưa v
à
à
o
o
chân
chân
PGM
PGM
Ho
Ho
ạ
ạ
t đ

ể
đ
đ
ọ
ọ
c d
c d
ữ
ữ
li
li
ệ
ệ
u t
u t
ừ
ừ
1 ô
1 ô
nh
nh
ớ
ớ
n
n
à
à
o đ
o đ
ó

ầ
n
n
ph
ph
ả
ả
i
i
:
:


Ch
Ch
ọ
ọ
n
n
chip
chip
đ
đ
ó
ó
: 0
: 0
-----
-----
> CE

a
ô
ô
nh
nh
ớ
ớ
c
c
ầ
ầ
n đ
n đ
ọ
ọ
c v
c v
à
à
o
o
c
c
á
á
c
c
chân đ
chân đ
ị

------
> OE
> OE


K
K
ế
ế
t qu
t qu
ả
ả
l
l
à
à
m bit
m bit
d
d
ữ
ữ
li
li
ệ
ệ
u c
u c
ầ

ệ
u
u
D
D
m
m
-
-
1
1
–
–
D
D
0
0
H
H
ọ
ọ
EPROM
EPROM
thông d
thông d
ụ
ụ
ng
ng
27x

ợ
ng
ng
S
S
ố
ố
hi
hi
ệ
ệ
u c
u c
ủ
ủ
a
a
chip
chip
Bảng 4.1 Họ EPROM 27x


Sơ
Sơ
đ
đ
ồ
ồ
chân
chân

15
16
13
14
21
22
23
24
GND
Vcc
A0
D0
D1
D2
D7
D6
D5
D4
D3
A10
A1
A2
A3
A4
A5
A6
A7
A9
A8
Vpp



Tr
Tr
ư
ư
ớ
ớ
c h
c h
ế
ế
t c
t c
ầ
ầ
n ph
n ph
ả
ả
i xo
i xo
á
á
•
•
Xo
Xo
á
á

á
á
c
c
bit = 1
bit = 1


Xo
Xo
á
á
m
m
ộ
ộ
t
t
chip EPROM
chip EPROM
b
b
ằ
ằ
ng tia c
ng tia c
ự
ự
c t
c t

m
m
ắ
ắ
c
c
ở
ở
m
m
ứ
ứ
c
c
12.5V
12.5V
•
•
E
E
v
v
à
à
P
P
đ
đ
ề
ề

li
li
ệ
ệ
u đưa v
u đưa v
à
à
o c
o c
á
á
c chân d
c chân d
ữ
ữ
li
li
ệ
ệ
u
u


C
C
á
á
c
c

á
á
c
c
chip SRAM
chip SRAM
SRAM
A0
A1
A2
A3
A4
A5
A6
A7
A8
A
p-1
D0
D1
D2
D3
D4
D5
D6
D
m-1
WE
OE
CS

Đ
ể
ể
đ
đ
ọ
ọ
c d
c d
ữ
ữ
li
li
ệ
ệ
u t
u t
ừ
ừ
1 ô
1 ô
nh
nh
ớ
ớ
n
n
à
à
o đ

ầ
n ph
n ph
ả
ả
i
i
:
:


Ch
Ch
ọ
ọ
n
n
chip
chip
đ
đ
ó
ó
: 0
: 0
-----------
-----------
> CS
> CS


p
-
-
1
1
–
–
A
A
0
0


Đ
Đ
ọ
ọ
c
c
: 0
: 0
-----------
-----------
> OE
> OE
K
K
ế
ế
t qu

t hi
ệ
ệ
n
n
ở
ở
c
c
á
á
c chân d
c chân d
ữ
ữ
li
li
ệ
ệ
u
u
D
D
m
m
-
-
1
1
–

ghi
m bit
m bit
d
d
ữ
ữ
li
li
ệ
ệ
u v
u v
à
à
o
o
1 ô
1 ô
nh
nh
ớ
ớ
n
n
à
à
o đ
o đ
ó

ả
i
i
:
:


Ch
Ch
ọ
ọ
n
n
chip
chip
đ
đ
ó
ó
: 0
: 0
--------
--------
> CS
> CS


Á
Á
p c

1
–
–
A
A
0
0


Á
Á
p
p
m bit
m bit
d
d
ữ
ữ
li
li
ệ
ệ
u c
u c
ầ
ầ
n ghi v
n ghi v
à


Ghi
Ghi
: 0
: 0
---------
---------
> WE
> WE
K
K
ế
ế
t qu
t qu
ả
ả
l
l
à
à
c
c
á
á
c
c
bit
bit
d

đư
ợ
ợ
c ghi v
c ghi v
à
à
o
o
ô
ô
nh
nh
ớ
ớ
đã ch
đã ch
ọ
ọ
n
n
4.4 Bus
4.4 Bus
h
h
ệ
ệ
th
th
ố

ồ
m c
m c
á
á
c đư
c đư
ờ
ờ
ng đ
ng đ
ị
ị
a ch
a ch
ỉ
ỉđư
đư
ợ
ợ
c ký hi
c ký hi
ệ
ệ
u t
u t
ừ

8
-
-
bit:
bit:
g
g
ồ
ồ
m c
m c
á
á
c đư
c đư
ờ
ờ
ng d
ng d
ữ
ữ
li
li
ệ
ệ
u
u
đư
đư
ợ

ề
u khi
u khi
ể
ể
n g
n g
ồ
ồ
m c
m c
á
á
c đư
c đư
ờ
ờ
ng đi
ng đi
ề
ề
u khi
u khi
ể
ể
n
n
riêng l
riêng l
ẽ

ớ
v
v
à
à
c
c
á
á
c c
c c
ổ
ổ
ng
ng
I/O,
I/O,
m
m
ỗ
ỗ
i đư
i đư
ờ
ờ
ng
ng
thư
thư
ờ

ề
u khi
u khi
ể
ể
n
n


Bus
Bus
h
h
ệ
ệ
th
th
ố
ố
ng không n
ng không n
ố
ố
i tr
i tr
ự
ự
c ti
c ti
ế

ạ
ch đ
ch đ
ệ
ệ
m
m
,
,
ch
ch
ố
ố
t
t
.
.
80x86 Microprocessors
80x86 Microprocessors
8,16,3
8,16,3
2
2
32
32
64
64
64
64
64T

1G
16M
16M
130K
130K
10
10
-
-
16?
16?
NMOS
NMOS
1982
1982
8028
8028
6
6
8,16
8,16
20
20
8
8
16
16
none
none
1M

32
64T
64T
16M4GB
16M4GB
275K
275K
132
132
16
16
-
-
40
40
CMOS
CMOS
1985
1985
80386
80386
8,16,3
8,16,3
2
2
32
32
32
32
32

Data Types
36
36
20
20
16
16
16
16
8
8
Address Bus
Address Bus
64
64
16
16
8
8
8
8
8
8
External Data Bus
External Data Bus
32
32
16
16
8

Physical Memory
133
133
113
113
111
111
66
66
Number of
Number of
instructions
instructions
5.5M
5.5M
29K
29K
6500
6500
4500
4500
3000
3000
Number of
Number of
transistors
transistors
387
387
40

0.5
-
-
0.8
0.8
Clock Rate
Clock Rate
BICMO
BICMO
S
S
NMO
NMO
S
S
NMO
NMO
S
S
NMO
NMO
S
S
PMOS
PMOS
Technology
Technology
1995
1995
1978

8088/8086 Microprocessor


DIP 40 pin
DIP 40 pin


Data bus
Data bus
•
•
Bus
Bus
d
d
ữ
ữ
li
li
ệ
ệ
u
u
trong
trong
:16 bit
:16 bit
•
•
Bus

ng
AD0
AD0
-
-
AD7
AD7
•
•
Bus
Bus
d
d
ữ
ữ
li
li
ệ
ệ
u
u
ngo
ngo
à
à
i
i
c
c
ủ

ị
a ch
a ch
ỉ
ỉ
•
•
ALE = 1
ALE = 1
•
•
S
S
ử
ử
d
d
ụ
ụ
ng
ng
74LS373
74LS373
đ
đ
ể
ể
t
t
á

à
o
o
: AD0
: AD0
-
-
AD7 (8088)
AD7 (8088)
ho
ho
ặ
ặ
c
c
AD0
AD0
-
-
AD15
AD15
(8086)
(8086)
v
v
à
à
ALE
ALE


ồ
chân c
chân c
ủ
ủ
a
a
8088
8088
Sơ
Sơ
đ
đ
ồ
ồ
chân
chân
8088/8086
8088/8086
(Min Mode)
(Min Mode)
Minimum/Maximum Mode
Minimum/Maximum Mode


Ả
Ả
nh hư
nh hư
ở

24
-
-
31
31
l
l
à
à
c
c
á
á
c t
c t
í
í
n hi
n hi
ệ
ệ
u đi
u đi
ề
ề
u khi
u khi
ể
ể
n

u đi
ề
ề
u khi
u khi
ể
ể
n đ
n đ
ề
ề
u t
u t
ừ
ừ
8088/8086
8088/8086
•
•
Tương
Tương
t
t
ự
ự
v
v
ớ
ớ
i

u khi
ể
ể
n đư
n đư
ợ
ợ
c t
c t
ạ
ạ
o ra t
o ra t
ừ
ừ
ngo
ngo
à
à
i
i
•
•
M
M
ộ
ộ
t s
t s
ố

b
ộ
ộ
đ
đ
ồ
ồ
ng
ng
x
x
ử
ử
lý
lý
to
to
á
á
n
n
8087
8087
Sơ
Sơ
đ
đ
ồ
ồ
chân c

DT / R
IO / M
RD
WR
ALE
INTA
MN / MX
READY
CLK
RESET
TEST
HLDA
HOLD
NMI
INTR
T
T
í
í
n hi
n hi
ệ
ệ
u
u
ở
ở
c
c
á

SSO
DEN
DT / R
IO / M
RD
WR
ALE
INTA
MN / MX
READY
CLK
RESET
TEST
HLDA
HOLD
NMI
INTR
Các chân Địa chỉ/Dữ liệu
Cho phép chốt Địa chỉ
Các chân địa chỉ
Các chân Địa chỉ/Trạng thái