CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
50
OOSS
IVIV = hoặc:
δ
O
on
O
S
O
OS
I
T
T
I
V
V
II === (2.84)
Từ phương trình (2.84), ta thấy rằng dòng vào dc đến bộ biến đổi là thấp hơn mức dòng tải.
Điện áp gợn và điện dung của tụ lọc
Ở mạch biến đổi giảm áp, chỉ dòng gợn cần phải được hấp thụ bởi tụ lọc C. Điện áp thay đổi
theo chiều dương trên tụ cần phải cân bằng với điện áp thay đổi theo chiều âm, bằng với điện áp
gợn V
r
:
C
Q
dti
C
V

⎜
⎝
⎛
=
(2.85)
Tích phân của dòng điện trên tụ là kết quả của tổng thay đổi về điện tích ∆Q trên tụ lọc nên sẽ
tương ứng với diện tích vùng tam giác tô đậm ở hình 2.47. Biểu thức của trị số điện dung có thể
xác định bằng các phương trình (2.83) và (2.85):

()
δ
L
T
V
V
V
TI
C −== 1
88
2
r
O
r
r
(2.86)
Bảng 2.2 tóm tắt các công thức cần thiết để thiết kế bộ biến đổi giảm áp.
BẢNG 2.2: Thiết kế bộ biến đổi giảm áp
Điện áp ra
δV
T

r
O
fI
V
T
T
I
TV
L

Tụ lọc
()
δ
−== 1
88
2
r
O
r
r
L
T
V
V
V
TI
C

2.9 CÁC THÔNG SỐ KỸ THUẬT CỦA DIODE
Có rất nhiều loại diode, và tất cả các loại diode chỉ cho phép dòng điện chảy qua khi được phân

theo mức dòng thuận trung bình lớn nhất (
0
I
).
5. Dòng ngược (
R
I ) là mức dòng rò lớn nhất chảy qua diode khi được phân cực ngược. Dòng
ngược bị ảnh hưởng lớn do nhiệt độ làm việc của diode.
6. Thời gian hồi phục ngược (
r
r
t ) là khoảng thời gian cần thiết để diode ngưng dẫn khi diode
được chuyển sang phân cực ngược. Thời gian hồi phục ngược là thông số quan trọng đặc biệt
đối với các diode chuyển mạch tốc độ cao.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
51
Cấu tạo của diode sẽ quyết định mức dòng làm việc, mức công suất có thể tiêu tán, và mức điện
áp ngược lớn nhất mà diode có thể chịu được không bị hỏng. Mỗi hãng sản xuất cho tiêu chuẩn
theo các trang số liệu về cấu kiện. Các thông số chính có ở trang số liệu của hãng sản xuất đối
với một diode chỉnh lưu như sau:
1.
Loại cấu kiện với chữ số thông thường hay các số của hãng sản xuất.
2.
Điện áp ngược đỉnh (PIV).
3.
Dòng ngược lớn nhất tại PIV.
4.
Điện áp thuận dc lớn nhất.

8.
Nhiệt độ tiếp giáp lớn nhất.
9.
Hệ số nhiệt độ.
10.
Họ đặc tuyến suy giảm đối với các nhiệt độ cao hơn.
Chọn thông số kỹ thuật ví dụ và xem thông tin cho ở trang số liệu. Sử dụng diode chỉnh lưu
1N4001 thể hiện ở phụ lục D, có các thông số như sau:
1.
PIV = 50V.
2.
Dòng ngược lớn nhất (tại điện áp dc định
mức) ở 25
o
C là 10µA. Ở 100
o
C có mức
dòng lớn nhất là 50
µA.
3.
Sụt áp thuận tức thời lớn nhất tại 25
o
C là
1,1V.
4.
Dòng thuận chỉnh lưu trung bình tại 25
o
C
là 1A.
5.

hạt tải điện (vùng p và vùng n) được cách ly bởi vùng nghèo không có các hạt tải điện. Diode
khi được phân cực ngược đóng vai trò tương tự một tụ điện. Hai vùng p và n có chức năng như
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
52
hai bản cực dẫn điện, còn vùng nghèo có chức năng như một lớp điện môi. Hình 2.49b, cho thấy
khi điện áp phân cực ngược tăng lên, thì vùng nghèo sẽ rộng ra. Tụ vẫn có điện dung nhưng vì
hai vùng dẫn cách xa hơn nên điện dung đã bị giảm xuống.
Varactor là một diode được chế tạo để có điện dung tiếp giáp cao. Trị số điện dung của varactor
được điề
u khiển bằng độ lớn của điện áp phân cực ngược đặt vào varactor. Điện áp phân cực
ngược lớn hơn thì điện dung của varactor sẽ nhỏ hơn. Hình 2.50, là ký hiệu và đặc tuyến điện
dung theo điện áp phân cực ngược của diode biến dung mang số hiệu MVAM 108.
Mạch hình 2.51, là mạch điều chỉnh để chọn tần số của tín hiệu từ antenna sử dụ
ng diode biến
dung. Khi cộng hưởng, mạch điều hưởng song song có trở kháng cao. Tín hiệu từ antenna tại tần
số cộng hưởng của mạch điều hưởng sẽ tạo ra một sụt áp trên trở kháng cao của mạch điều
hưởng nên tín hiệu sẽ được khuyếch đại. Các tần số tín hiệu tại các tần số khác sẽ xem mạch
điều hưởng như mạch có trở
kháng thấp so với đất nên sẽ không được đưa đến mạch khuyếch
đại. Giá trị điện dung tương đương của mạch cộng hưởng bằng 500pF mắc song song với nhánh
2 tụ có điện dung 0,1
µF và điện dung của diode biến dung. Ví dụ 2.5, là mạch điều hưởng sử
dụng diode biến dung MVAM108 để điều chỉnh tần số cộng hưởng.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
53
Ví dụ 2.5: Hãy tính tần số cộng hưởng của mạch điều hưởng [tuner] ở hình 2.51, theo hai mức

=
R
F
(b)
kHz766
pF555H1002
1
=
×µπ
=
R
F

b) Các diode chuyển mạch tần số cao.
Giới thiệu.
Diode biến dung là một ví dụ ứng dụng giá trị điện dung có trong diode tiếp giáp pn khi được
phân cực ngược. Tất cả các diode tiếp giáp pn đều có một giá trị điện dung nào đó; điện dung
của tiếp giáp pn không đáng kể khi sử dụng diode tiếp giáp ở mạch tần số thấp, nhưng mạch làm
việc ở dãi tần số cao, thì dung kháng (X
C
) của tiếp giáp pn có thể làm giảm đến mức không còn
dòng ngược.
Thời gian hồi phục ngược (t
rr
) là thời gian cần thiết để diode ngưng dẫn khi diode đã được phân
cực ngược. Thông số thời gian hồi phục ngược trở thành yếu tố quan trọng tại tốc độ chuyển
mạch cao. Các diode chỉnh lưu tần số thấp có thông số thời gian hồi phục ngược định mức vào
khoảng vài microsecond, ngược lại các diode chuyển mạch tốc độ cao có thời gian hồi phục
ngược vào khoảng vài nanosecond. Các nhà s
ản xuất đã chế tạo các diode chuyển mạch tần số

có ý nghĩa lớn trong các ứng d
ụng chuyển mạch tốc độ cao.
Diode Schottky được sử dụng nhiều trong công nghệ mạch tích hợp do dễ chế tạo và có thể sản
xuất đồng thời các cấu kiện khác trên một chip. Việc chế tạo một diode tiếp giáp pn đòi hỏi
khuyếch tán bán dẫn dạng p nhiều hơn so với diode Schottky, nhưng việc chế tạo diode Schottky
có thể yêu cầu bổ sung bước phủ kim loại. Các đặ
c tính tạp âm thấp của diode Schottky tạo cho
diode lý tưởng đối với ứng dụng trong việc giám sát công suất của dãi tần radio mức thấp, các
mạch tách sóng ở tần số cao, và các bộ trộn trong radar Doppler.
Lợi thể của diode Schottky là mức sụt áp thuận của nó thấp và tốc độ chuyển mạch của diode.
Các diode Schottky có thể được chế tạo để có thời gian đóng mở vào khoảng 10nS. Do tốc độ
chuyển mạch cao và sụ
t áp thuận thấp, các diode Schottky thường được sử dụng trong các bộ
nguồn cung cấp kiểu chuyển mạch. Ký hiệu mạch của diode Schottky như ở hình 2.53.
c) Diode phát quang - LED [light - emitting diode]
Một số loại diode khác có khả năng biến đổi năng lượng điện thành năng lượng sáng. Diode
phát quang sẽ chuyển đổi dòng điện thành ánh sáng rất hiệu quả trong các loại hiển thị khác
nhau và đôi khi có thể sử dụng làm nguồn phát sáng cho các ứng dụng thông tin bằng cáp sợi
quang.
Một điện tử có thể rơi từ dãi dẫn vào một lỗ trống và phát ra năng lượng dưới dạ
ng một photon
của ánh sáng. Các liên quan của xung lượng và năng lượng trong silicon và germanium như vậy
làm cho điện tử phát ra năng lượng dưới dạng nhiệt năng khi điện tử trở lại từ dãi dẫn xuống dãi
hóa trị. Tuy nhiên, điện tử trong tinh thể gallium arsenide sẽ tạo ra photon khi điện tử rơi trở lại
từ dãi dẫn xuống dãi hóa trị. Mặc dù không có đủ điện tử trong tinh thể
để tạo ra ánh sáng có thể
nhìn thấy khi áp đặt phân cực thuận, một số lượng lớn điện tử sẽ được phóng thích từ vật liệu n
vào vùng vật liệu p. Các điện tử đó sẽ kết hợp với các lỗ trống trong vùng vật liệu p tại mức
năng lượng của dãi hóa trị, nên các photon sẽ được bức xạ. Cường độ sáng tỷ l
ệ với tốc độ tái

Cấu tạo của photodiode gồm một mẫu vật liệu bán dẫn tạp - p được khuyếch tán vào đế bằng vật
liệu bán dẫn tạp - n để hình thành tiếp giáp pn. Vật liệu tạp - n được để lộ sáng thông qua một
cửa sổ. Photodiode được chế tạo làm việc ở chế độ phân cực ngược như ở hình 2.54b, Ở chế độ
phân cực ngược dòng chảy qua diode phụ thuộc vào dòng các hạt tải thiểu số. Trong photodiode,
lượng các hạt tải thiểu số tỷ lệ thuận v
ới lượng ánh sáng chiếu vào qua cửa sổ. Vể cơ bản một
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
55
photodiode là một điện trở nhạy sáng, cường độ sáng lớn hơn sẽ làm cho giá trị điện trở phân
cực ngược thấp hơn. Photodiode có đáp ứng thay đổi theo cường độ sáng nhanh hơn so với tất cả
các dụng cụ quang. Nếu bổ sung một lớp bán dẫn thuần vào cấu tạo của photodiode giữa lớp bán
dẫn tạp loại - p và n thì có thể cải thiệ
n hiệu suất của photodiode, do vùng không pha tạp bổ
sung có tác dụng làm cho vùng nghèo rộng ra. Bởi vì vùng nghèo rộng hơn nên các photon vào
cửa sổ của diode có khả năng tạo ra cặp điện tử / lỗ trống nhiều hơn nên làm cho diode có hiệu
suất cao trên một dãi tần số ánh sáng rộng hơn. Hơn nữa, vùng nghèo rộng hơn sẽ làm giảm điện
dung của diode nên cho thời gian đáp ứng nhanh hơn. Các photodiode có bổ sung lớp bán dẫn
thuầ
n thường gọi là photodiode PIN.
Hình 2.54b, là mạch photodiode. Hình 2.54c, là đặc tuyến theo các cường độ ánh sáng H khác
nhau. Dòng photodiode I
P
có thể tính từ phương trình sau:
ηqHI
=
P

trong đó,

suất lớn. Điều may mắn là xung gợn thường nhỏ hơn một milligiây. Các hãng sản xuất cấu kiện
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
56
bán dẫn đã chế tạo các nhóm diode zener chuyên dụng để xử lý sự tiêu tán công suất lớn trong
một khoảng thời gian ngắn. Các dụng cụ đó được gọi là các bộ triệt điện áp quá độ [TVS -
transient voltage suppressor]. Ví dụ, các TVS của hãng Motorola có thể tiêu tán công suất là
1500W trong 1ms. Các bộ triệt điện áp quá độ còn có dạng một diode zener. Mức điện áp đánh
thủng của TVS loại thấp là 6V và loại cao là 350V. Ký hiệu mạch của TVS một chi
ều và hai
chiều như ở hình 2.55b.
Một loại cấu kiện điện tử khác là điện trở thay đổi bằng oxide kim loại [metal - oxide varistor
MOV], gọi là varistor có chức năng tương tự như TVS bằng zener. Sự khác nhau ở chổ varistor
được chế tạo bằng các hạt oxide kẽm khác so với bằng các vật liệu bán dẫn thông thường. Cấu
trúc của varistor cho phép tiêu tán công suất lớn hơn nên các varistor có thể xử lý các mức điệ
n
áp và dòng lớn hơn. Có các varistor với điện áp đánh thủng từ 8V đến 1000V. Nhược điểm của
các varistor là có điện dung lớn; nên varistor ít được sử dụng trên các đường dây thông tin. Ký
hiệu của varistor như ở hình 2.55c. Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ

rất mỏng di ôxit Silicon (SiO
2
), do cấu trúc
như vậy nên Cổng - Đế được gọi là cấu trúc
của tụ MOS [Metal-Oxide-Semiconductor].
Các chân Nguồn [Source] S và Máng [Drain] D, là các chân được nối với các vùng bán dẫn tạp
dạng n
+
đặt bên trong phiến đế, gọi là vùng Nguồn và vùng Máng tương ứng. Đối với một dụng
cụ bán dẫn kênh n, thì dòng điện được hình thành bằng các điện tử và vùng Nguồn và Máng
được cấu tạo bởi các vùng pha tạp đậm n
+

(vào khoảng 10
20
cm
-3
) để có thể tiếp xúc tốt
với kênh dẫn. Người ta dùng phương pháp
cấy ion để tạo ra vùng Nguồn và Máng sau
khi cấu trúc Cổng đã được xác lập sao cho
hai vùng này thẳng hàng với vùng Cổng, và
để sự hình thành kênh dẫn được liên tục cần
phải có sự chồng lấn giữa vùng Cổng với
vùng Nguồn và Cổng với Máng ở hai đầu
kênh dẫn. Do cấu tạo của dụng cụ có tính đối
xứng nên Ngu
ồn và Máng có thể thay thế lẫn
nhau. Vùng bán dẫn giữa hai vùng Nguồn và
Máng ngay phía dưới Cổng được gọi là vùng

MOSFET được gọi là dụng cụ nghèo kênh vì điện áp cổng cần cho việc “làm suy kiệt” [deplete]
hay làm nghèo kênh dẫn, (hình 3.1d).
Các điện áp và dòng điện của MOSFET kênh n cũng đã được xác định rõ trên hình 3.1b. Dòng
Máng i
D
, dòng Nguồn i
S
, dòng Cổng i
G
, và dòng đế i
B
được xác định với chiều dương của dòng
được chỉ rõ cho một transistor MOSFET kênh n. Các điện áp giữa các cực quan trọng là điện áp
Cổng-Nguồn: v
GS
= v
G
- v
S
, điện áp Máng-Nguồn: v
DS
= v
D
- v
S
, và điện áp Nguồn-Đế: v
SB
=
v
S

CỦA NMOS KIỂU TĂNG CƯỜNG.

a) Các đặc tính của tụ MOS.
Như đã nói ở cấu tạo, trung tâm của MOSFET thực
chất là có cấu trúc của tụ MOS, được vẽ ở hình 3.2a,
trong đó điện cực phía trên của tụ được hình thành
bởi một bản kim loại, chẳng hạn như nhôm hoặc một
chất có cấu trúc đa tinh thể được pha tạp đậm đặc (đa
tinh thể Si), điện cực này xem như cực Cổng (G). Một
l
ớp cách điện mỏng thương bằng di-ôxit Si sẽ cách ly
cổng bằng kim loại với đế là một vùng bán dẫn mà
tính năng của nó như một điện cực thứ hai của tụ
MOS. Diôxit Si là một chất cách điện chất lượng cao,
rất ổn định và dễ dàng được tạo thành bởi sự ô-xy hóa
bằng nhiệt thanh đế Silicon. Khả năng để tạo thành
một chất cách đ
iện chất lượng cao là một trong những
lý do cơ bản mà Silicon trở thành vật liệu bán dẫn chủ
yếu trong công nghệ chế tạo dụng cụ bán dẫn hiện
nay. Vùng bán dẫn làm đế có thể là n hay p như ở
hình 3.2a.
Nguyên lý làm việc của tụ MOS là bản chất nguyên
tắc hoạt động của MOSFET. Lớp bán dẫn tạo thành
điện cực phía dưới của tụ có điện tr
ở suất lớn do số
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
58

chung của lớp bán dẫn đế và lớp di-ôxit Silicon. Tại một giá trị điện áp nào đó, mật độ điện tử
tại bề mặt sẽ vượt trội hơn mật độ lỗ trống. Ở điện áp này, bề mặt
đã được đảo cực tính từ bán
dẫn tạp dạng p của đế bán dẫn ban đầu thành một lớp đảo bán dẫn tạp dạng n, hay gọi là vùng
đảo, trực tiếp ngay phía dưới bản cực G của tụ. Vùng đảo này là một lớp rất mỏng, tồn tại chủ
yếu như một dải điện tích trực tiếp ngay phía
dưới vùng Cổng. Mật độ cao c
ủa các điện tử ở
lớp đảo là được cung cấp bởi các quá trình phát
sinh cặp điện tử-lỗ trống trong phạm vi lớp
nghèo.
Điện tích dương ở bản cực Cổng sẽ được cân
bằng với tổng điện tích âm trong lớp đảo cộng
với điện tích âm của các ion acceptor trong vùng
nghèo. Giá trị điện áp mà tại đó hình thành bề
mặt lớp
đảo đóng một vai trò cực kỳ quan trọng
trong các transistor hiệu ứng trường và điện áp
này được gọi là điện áp Ngưỡng
V
TN
.
b) Sự hình thành kênh dẫn ở transistor NMOS
kiểu tăng cường kênh.
Trước khi xây dựng biểu thức cho quan hệ dòng-
áp của transistor NMOS, ta hãy khảo sát một
NMOS được cho ở hình 3.3. Theo hình vẽ, cực
Nguồn, cực Máng và cực Đế của NMOSFET đều
được nối đất chung. Đối với một điện áp Cổng-
Nguồn, v

một điện áp dương thì các điện tử trong kênh sẽ trôi trong điện trường và tạo nên dòng điện qua
các cực Máng và Nguồn. Dòng trong transistor NMOS luôn luôn chảy vào ở cực Máng, qua
kênh dẫn và ra ở cực Nguồn. Cực Cổng được cách ly với kênh dẫn, nên sẽ không có dòng cổng
dc và ta có: i
G
= 0. Các tiếp giáp pn giữa vùng máng với vùng đế, vùng nguồn với vùng đế (và
cũng được tạo ra giữa vùng kênh dẫn với vùng đế) phải luôn luôn được phân cực nghịch để đảm
bảo chắc chắn là chỉ có một dòng rò do phân cực nghịch nhỏ để có thể được bỏ qua. Như vậy, ta
có thể xem rằng i
B
=0. Đối với một MOSFET như ở hình 3.3a, một kênh dẫn được cảm ứng nhờ
điện áp đặt vào Cổng để có sự dẫn điện xảy ra. Điện áp Cổng sẽ “tăng cường” độ dẫn điện của
kênh dẫn, nên MOSFET loại này có tên gọi là loại dụng cụ hoạt động ở chế độ tăng cường.
c) Đặc tuyến i-v của transistor NMOS ở vùng tuyến tính.
Để xác định biểu thức về quan hệ của dòng điện chảy qua các cực của transistor NMOS theo các
điện áp đặt vào các cực, ta có thể xem rằng dòng i
G
và i
B
đều bằng 0 (đã xét ở trên).
Vì vậy, dòng điện vào ở cực Máng phải bằng với dòng điện chảy ra ở cực Nguồn nên ta có:
i
S
= i
D
= i
DS
(3.1)
Biểu thức cho dòng Máng-Nguồn i
DS

ε
0
, khi đó: điện
môi của không khí
ε
0
= 8,854x10
-14
F/ cm]
T
ox
là độ dày của lớp ôxit (cm).
Điện áp v
ox
là điện áp đặt ngang qua lớp ôxít, và nó sẽ tùy thuộc vào vị trí trong kênh dẫn:
v
ox
= v
GS
- v(x) (3.3)
trong đó v(x) là điện áp tại điểm x nào đó
trong kênh dẫn so với nguồn. Hãy lưu ý
rằng v
ox
phải vượt quá giá trị V
TN
để tồn
tại lớp đảo, như vậy Q’ sẽ bằng 0 cho đến
khi v
ox

x
của điện tử
trong kênh dẫn được xác định theo độ linh
động của điện tử và điện trường đặt ngang qua kênh dẫn:
(
)
[
]
[
]
xnTNox
"
oxx
EµVvWCv'Q)x(i −−−==
(3.5)

Thay thế các giá trị của điện trường ngang (theo phương x) và v
ox
vào (3.5) ta có:
()
dx
)
x
(
dv
V)x(vvWCµ)x(i
TNGS
"
oxn
−−−= (3.6)

DS
tại mọi điểm x trong kênh, nghĩa là i(x) = - i
DS
, và (3.8) sẽ được
suy ra như sau:
DS
DS
TNGS
"
oxnDS
v
2
v
VvWCµLi
⎟
⎠
⎞
⎜
⎝
⎛
−−=
(3.9)
hoặc:
DS
DS
TNGS
"
oxnDS
v
2

⎟
⎠
⎞
⎜
⎝
⎛
−−=
với:
'
oxn
'
n
CµK =

hoặc
DS
DS
TNGSnDS
v
2
v
VvKi
⎟
⎠
⎞
⎜
⎝
⎛
−−=
trong đó:

Điện áp trong kênh dẫn sẽ lớn nhất tại phía đầu vùng Máng, khi đó v(L) = v
DS
. Vì vậy, các biểu
thức (3.10) và (3.11) chỉ hợp lý khi có điều kiện:
v
GS
- V
TN

≥
v
DS
(3.13)
Tóm lại, đối với NMOS làm việc ở vùng tuyến tính, ta có:
DS
DS
TNGS
'
nDS
v
2
v
Vv
L
W
Ki
⎟
⎠
⎞
⎜

⎦
⎤
⎢
⎣
⎡
⎟
⎠
⎞
⎜
⎝
⎛
−−=
L
v
µ
2
v
VvWCi
DSDS
TNGS
"
oxDS n

(3.15)
Khi điện áp Máng-Nguồn có giá trị nhỏ, thì số
hạng thứ nhất sẽ biểu diễn đại lượng điện tích
trung bình trên một đơn vị độ dài trong kênh
dẫn, bởi vì điện áp kênh dẫn trung bình v(x) =
v
DS

đường thẳng có dạng gần giống nhau, vì lý do
đó nên vùng làm việc có tên gọi là vùng
tuyến tính, tuy nhiên cóthể có đặc tuyến hơi
cong, cụ thể là đường đặc tuyến ứng với V
GS

= 2V.
Đối với điện áp Máng-Nguồn rất bé, chẳng
hạn: v
DS
« v
GS
- V
TN
, thì biểu thức (3.14) có
thể rút gọn thành:
()
DSTNGS
"
oxnDS
vVv
L
W
Cµi −= (3.16)
Dòng i
DS
chảy qua các cực của MOSFET lúc
này tỷ lệ thuận thuận với điện áp v
DS
đặt trên

R
−
=
⎥
⎥
⎦
⎤
⎢
⎢
⎣
⎡
∂
∂
=
−
−−
→
(3.17)
Để ý rằng R
ON
cũng bằng với tỷ số v
DS
/ i
DS
ở biểu thức (3.16).
Tại những điểm gần sát với gốc tọa độ, các đặc tuyến i-v của MOSFET thực chất là các đường
thẳng, tức là đặc tuyến phải được xét với điều kiện v
DS
« v
GS

áp Máng-Nguồn khác nhau và giữ cố định điện áp Cổng-Nguồn. Ở hình 3.6a, MOSFET làm
việc ở vùng tuyến tính, với v
DS
< v
GS
- V
TN
như đã được xét ở trên. Khi tăng giá trị v
DS
lên thành
v
DS
= v
GS
- V
TN
, hình 3.6b thì kênh dẫn bắt đầu biến mất tại đầu mút của kênh ở phía vùng máng.
Hình 3.6c mô tả trạng thái kênh dẫn theo giá trị v
DS
lớn hơn. Vùng kênh dẫn đã bị biến mất, hay
nói cách khác là đã bị thắt kênh [pinched off] bắt đầu tại phía vùng máng của kênh dẫn, làm cho
vùng kênh điện trở ngắn lại. Chú ý: Nếu nhìn thoáng qua thì có thể dễ nhầm lẫn cho rằng, dòng
qua MOSFET sẽ bằng 0, tuy nhiên trong trường hợp này dòng qua MOSFET là
≠ 0. Như mô tả
ở hình 3.7, điện áp tại điểm thắt kênh trong kênh dẫn sẽ luôn luôn bằng:
v
GS
- v(x
po
) = V

W
2
K
i
−= Đối với: v
DS
≥ v
GS
- V
TN
≥ 0 (3.19)
Đây là biểu thức dòng máng của transistor NMOS làm việc ở vùng bão hòa. Dòng máng phụ
thuộc vào bình phương của số hạng (v
GS
- V
TN
), nhưng lại độc lập với điện áp máng-nguồn. Trị
số của v
DS
để transistor làm việc ở vùng bão hòa được gọi bằng tên riêng là v
DSAT
xác định bởi
biểu thức:
v
DSAT
= v
GS
- V
TN
(3.20)

µ
2
Vv
WCi
TNGSTNGS
"
oxDS
n
(3.21)
Vùng kênh đã bị biến đổi (đảo) có điện áp v
GS
- V
TN
đặt ngang qua nó, như ở hình 3.7. Vì vậy, số
hạng thứ nhất của (3.21) tương ứng với giá trị điện tích trung bình trong lớp đảo, và số hạng thứ
hai là giá trị vận tốc của các điện tử trôi trong điện trường bằng (v
GS
- V
TN
)/ L.
Hình 3.8a, là toàn bộ họ đặc tuyến ra của một transistor NMOS có V
TN
= 1V và K
n
= 25 µA/V
2
,
mà trong đó vị trí các điểm thắt kênh được xác định bởi v
DS
= V

GS

- V
TN
= 2V, thì đặc tuyến là đường thẳng nằm
ngang, tức NMOS bắt đầu chuyển vào vùng có
dòng i
DS
bão hòa theo phương trình (3.19). Điểm
thắt kênh là điểm giao nhau giữa hai đường biểu
diễn của hai phương trình (3.14) và (3.19).
e) Tổng hợp nguyên lý làm việc và các phương
trình cơ bản của NMOS kiểu tăng cường.
Như đã xét ở trên, do không tồn tại kênh dẫn giữa
hai vùng máng và nguồn khi ít nhất điện áp V
GS
=
0V, nên với một điện áp V
DS
dương nào đó và
cực đế B được nối trực tiếp với cực nguồn, thì
thực tế là sẽ có hai tiếp giáp pn phân cực ngược
giữa hai vùng pha tạp n và sẽ không có dòng
chảy giữa hai vùng máng và nguồn.
Khi cả hai điện áp V
DS
và V
GS
được thiết lập tại điện áp dương nào đó (lớn hơn 0V), tức là thiết
lập điện áp dương tại máng và cổng so với nguồn. Điện áp dương tại cổng sẽ đẩy các lỗ trống

tăng lên vượt qua mức ngưỡng thì mật độ các hạt tải điện tự do trong kênh dẫn được tạo
thành sẽ tăng lên, dẫn đến mức dòng máng qua kênh cũng tăng lên, nhưng nếu giữ V
GS
không
đổi và tăng V
DS
thì dòng máng sẽ tăng lên đến mức bão hòa, tức là lúc này dòng máng I
DS
không
tăng do quá trình thắt kênh, kênh dẫn bắt đầu hẹp nhất tại phía đầu vùng máng của kênh dẫn tạo
thành (xem hình 3.6b). Áp dụng định luật Kirchhoff’s theo áp đối với các điện áp đầu cực của
MOSFET ta có:
V
DG
= V
DS
- V
GS
(3.22)
Nếu V
GS
được giữ cố định tại một trị số nào đó, chẳng hạn 8V và tăng V
DS
từ 2 đến 5V, thì điện
áp V
DG
[theo biểu thức (3.22)] sẽ giảm xuống từ -6V xuống -3V, và điện áp cổng sẽ trở nên
dương thấp hơn so với máng. Sự giảm xuống ở điện áp cổng-máng sẽ dẫn đến làm giảm lực hấp
dẫn các hạt tải điện tự do (các điện tử) ngay tại vùng kênh dẫn tạo thành ở phía đầu cực máng,
gây nên sự giảm xuống về độ


Như vậy, rõ ràng là đối với một giá trị không đổi của V
TN
, khi mức V
GS
cao hơn thì sẽ có mức
bão hòa của V
DS
cao hơn. Khi giá trị của V
GS
= V
TN
= 1V, thì dòng máng sẽ giảm xuống 0 mA.
Vì vậy, thông thường đối với các giá trị của V
GS
thấp hơn so với mức điện áp ngưỡng, thì dòng
máng ở một MOSFET kiểu tăng cường sẽ bằng 0 mA, tức là MOSFET ở trạng thái chắc chắn
ngắt. Khi mức V
GS
tăng lên từ giá trị V
TN
đến giá trị 5V, thì sẽ dẫn đến mức bão hòa của dòng I
DS

cũng tăng lên từ mức 0
µA lên mức 200 µA.
Một đặc tuyến i-v khác, dùng để phân tích dc của MOSFET kiểu tăng cường được gọi là đặc
tuyến truyền đạt [transfer characteristic] biểu diễn quan hệ giữa dòng máng theo điện áp cổng-
nguồn, khi cố định điện áp máng-nguồn. Đặc tuyến truyền đạt có thể được xác định đơn giản
theo phương pháp đồ thị như ở hình 3.9, trong đó đặc tuyến truyền đạt

Vùng ngắt:
0
i
DS
= Đối với: v
GS
≤ V
TN
(3.24)
Vùng tuyến tính:

DS
DS
TNGSnDS
v
2
v
VvKi
⎟
⎠
⎞
⎜
⎝
⎛
−−=
Đối với: v
GS
- V
TN


GS
< 0 hay v
SG
> 0) để thu hút các lỗ trống nhằm tạo ra một lớp đảo
bằng bán dẫn p trong vùng kênh. Trước hết, để có sự dẫn điện ở transistor PMOS kiểu tăng
cường thì điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng của PMOS, được ký
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
65
hiệu là V
TP
.
Để giữ cho các tiếp giáp nguồn-đế và máng-đế được phân cực ngược thì v
SB
và v
DB
cũng phải
thấp hơn 0. Yêu cầu này được thỏa mãn bằng cách đặt điện áp v
SD
≥ 0 (v
DS
≤ 0).
Các đặc tuyến ra và đặc tuyến truyền đạt của PMOS kiểu tăng cường cho ở hình 3.11.
Khi điện áp v
GS
≥ V
TP
= -2V (tức là: v
DS

B
=
(3.27)
Vùng ngắt:
0
i
SD
= Đối với: v
SG
≤ - V
TP
(v
GS

≥
V
TP
) (3.28)
Vùng tuyến tính:

SD
SD
TPSGpSD
v
2
v
VvKi
⎟
⎠
⎞

TP
≥ 0 (3.30)
Trong các biểu thức trên có sự khác nhau ở thông số quan trọng giữa hai loại NMOS và PMOS
là K
p
và K
n
. Ở các dụng cụ PMOS, các hạt tải điện trong kênh dẫn là các lỗ trống, và dòng điện
là tỷ lệ thuận với độ linh động của lỗ trống
µ
p
. Độ linh động điển hình của lỗ trống chỉ bằng 40%
độ linh động của điện tử, vì vậy đối với các điều kiện điện áp đã cho, thì dụng cụ PMOS sẽ chỉ
dẫn điện bằng 40% dòng điện của dụng cụ NMOS.
g) Điện dung trong các transistor MOSFET.
Trong tất cả các dụng cụ bán dẫn đều có điện dung nội, các điện dung này sẽ hạn chế dụng cụ
làm việc ở tấn số cao. Trong các ứng dụng ở mạch số, các điện dung này làm cho tốc độ chuyển
mạch của mạch giảm nhiều, các điện dung cũng sẽ hạn chế về mặt tần số mà mạch khuyếch đại
đáng l
ẽ có thể nhận được.


Các điện dung của transistor NMOS
hoạt động ở chế độ tuyến tính.
Hình (a) chỉ rõ các điện dung khác nhau
liên quan với MOSFET làm việc ở chế
độ tuyến tính, mà trong đó có một kênh
dẫn kết nối hai vùng nguồn và máng. Giá
trị của điện dung cổng-kênh dẫn là:


Các điện dung của transistor NMOS hoạt động ở chế độ bão hòa.
Khi MOSFET làm việc ở chế độ bão hòa,
hình (b), môt phần kênh dẫn sẽ biến mất
khi điện áp máng-nguồn vượt qua điểm
thắt kênh. Lúc này, giá trị của các điện
dung cổng-kênh và máng-kênh sẽ là:

()
WLCWCC
"
OX
3
2
'
OLGS
+=
và
WCC
'
OLGD
= (3.32)

Các điện dung của transistor NMOS
hoạt động ở chế độ ngắt.
Ở chế độ ngắt, vùng cổng-kênh dẫn là
không tồn tại. Các giá trị của C
GS
và C
DS


DS
= 10V và V
GS
= 0V) để có thể so sánh với dải
miliampere đối với MOSFET kiểu nghèo và JFET (xét sau).
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
67
Điện áp ngưỡng được cho bởi ký hiệu V
GS(Th)
và thường có giá trị trong khoảng từ 1V đến 5V,
tùy thuộc vào từng MOSFET cụ thể. Với mức dòng điển hình I
D(on)
(trong trường hợp này là
3mA,
≡ mức dòng dẫn bão hòa) được quy định tại một mức cụ thể của V
GS(Th)
( ở đây là 10V),
nên ta có thể xác định được thông số K
n
theo (3.26). Nói cách khác, khi V
GS
= 10V, I
D
= 3mA,
thì với các giá trị đã cho của V
GS(Th)
, I
D(on)

10x6
V3V10
mA3x2
VV
I
2
K
−
==
−
=
−
=

(b) Thay các giá trị đã được xác định vào phương trình (3.26),ta có:

Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
68
() ()
2
GS
3
2
TNGS
n
D
V3V10x061,0VV
2

V
1
V
GS
−=
, thì điện thế âm tại cổng sẽ có khuynh hướng đẩy các điện tử về phía
đế bán dẫn tạp-p (đẩy các điện tích cùng dấu) và thu hút các lỗ trống từ đế bán dẫn p (kéo các
điện tích ngược dấu) như ở hình 3.15. Tùy thuộc vào giá trị của điện áp phân cực âm được thiết
lập bởi V
GS
mà mức độ tái hợp giữa điện tử và lỗ trống sẽ xảy ra và như vậy sẽ làm giảm số
lượng các điện tử tự do trong kênh dẫn n cần cho sự dẫn điện. Điện áp phân cực âm lớn hơn, thì
tỷ lệ tái hợp sẽ cao hơn. Mức dòng máng tạo thành vì vậy sẽ giảm xuống khi tăng điện áp phân
cực âm cho V
GS
như đặc tuyến truyền đạt ở hình 3.14. Chẳng hạn như khi: V
GS
= - 1V; - 2V; . . . .
; cho đến mức thắt là: - 6V, thì mức dòng máng trên đặc tuyến sẽ giảm dần về 0mA (ngắt). Đối
với các giá trị của V
GS
dương, thì điện áp dương tại cổng sẽ kéo thêm các điện tử (các hạt tải
điện tự do) từ đế bán dẫn-p nhờ có dòng rò ngược và sự phát sinh các hạt tải điện mới thông qua
sự va chạm tạo thành giữa các hạt tích điện khi được gia tốc.

Khi điện áp cổng-nguồn tiếp tục tăng lên theo chiều dương, thì dòng máng sẽ tăng lên theo tốc
độ
rất nhanh (hình 3.14). Khoảng cách theo chiều dọc giữa hai giá trị V
GS
= 0V và V

kênh dẫn hoàn toàn biến mất hay nói cách khác là kênh dẫn bị thắt hoàn toàn. Giá trị I
DSS
là mức
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
69
dòng máng bão hòa tại V
GS
= 0V. Mức dòng bão hòa có thể xác định từ biểu thức dòng máng
bão hòa, mà điện áp ngưỡng V
TN
đã được thay bằng điện áp thắt V
P
:

()()
2
P
GS
2
P
n
2
PGS
n
DS
V
v
1V

⎝
⎛
−=
(3.35)
Trong đó thông số I
DSS
được xác định bởi:

2
P
n
DSS
V
2
K
I =
hoặc:
2
P
DSS
n
V
I
2
K
=
(3.36)
Các biểu thức mô tả quan hệ dòng-áp đều đúng cho cả vùng tăng cường và vùng nghèo, nhưng
cần phải xác định dấu thích hợp cho V
GS

= I
DSS
/4 = 2,5mA
và tại giá trị I
D
= I
DSS
/2, ta có V
GS
= 0,3V
P
= - 1,2V.
Trước khi vẽ vùng ứng với V
GS
dương, ta hãy nhớ rằng I
D
tăng rất nhanh theo các giá trị dương
của V
GS
, nên ở đây ta sẽ thử chọn V
GS
= +1V, ta có:
mA63,15mA5625,1x10
V4
V1
1mA10
V
V
1II
2

Đặc tuyến dòng máng có dạ
ng như ở hình 3.17c, nhưng V
DS
có giá trị âm hay V
SD
, I
D
có giá trị
dương như đã được chỉ rõ trên đặc tuyến (vì chiều dòng điện đã được xác định là ngược lại). Để
đơn giản cho việc vẽ đặc tuyến ở góc phần tư thứ nhất, ta có thể hiểu các giá trị của áp và dòng
là: - V
DS
= V
SD
và - I
DS
= I
SD
tức cũng chính là dòng I
D
như đã được quy ước.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
70
Đặc tuyến truyền đạt của DE MOS kênh-p có dạng như hình 3.17b. Dòng máng sẽ tăng lên từ
điểm ngắt tại V
GS
= V
P

máng và vùng p
+
còn lại được nối với mức điện áp cao hơn sẽ là cực nguồn. Trong công nghệ
chế tạo các dụng cụ bán dẫn, tính đối xứng rất hữu ích trong một số ứng dụng, cụ thể là trong
các bộ nhớ truy xuất ngẫu nhiên động (DRAM) [Dynamic Random-Access Memory].
Bảng 3.1 sẽ tóm tắt các giá trị điện áp ngưỡng cho cả bốn loại transistor NMOS và PMOS.

BẢNG 3.1: Đặc tính của các transistor MOS
NMOS PMOS
Kiểu tăng cường V
TN
> 0 V
TP
< 0
Kiểu nghèo
V
TN
≤ 0 V
TP
≥ 0 Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
71
3.4 TRANSISTOR HIỆU ỨNG TRƯỜNG CỔNG TIẾP GIÁP – JFET.
Transistor hiệu ứng trường cổng tiếp giáp, gọi tắt là JFET [Junction Field-Effect Transistor] là
một kiểu khác của transistor hiệu ứng trường có thể được tạo thành mà không cần phải có lớp ô
xít cách ly với cực cổng bằng cách sử dụng các tiếp giáp pn. Phần sau của tên gọi cũng như đối

t
ρ
R
CH
= (3.37)
Trong đó:
ρ
- là điện trở suất của vùng kênh;
L - là độ dài kênh; W - là độ rộng của kênh dẫn
giữa các vùng nghèo của tiếp giáp pn; t - là
độ dày của kênh dẫn.
Khi có điện áp đặt vào giữa máng và nguồn,
thì điện trở kênh dẫn sẽ xác định dòng điện
thông qua định luật Ohm.
Khi không có điện áp phân cực đặt vào (như ở
hình 3.19), thì sẽ có một vùng kênh dẫn điện
tr
ở tồn tại kết nối vùng máng và nguồn. Việc
áp dụng một điện áp phân cực ngược lên các
tiếp giáp cổng-kênh sẽ làm cho vùng nghèo
được mở rộng hơn, tức là làm giảm độ rộng
hiệu dụng của kênh dẫn và dòng qua kênh dẫn
sẽ giảm xuống. Vì vậy, JFET thuộc về các
dụng cụ kiểu nghèo, có nghĩa là cần phải có
điện áp đặt vào cổng để chuyển JFET về ng
ưng dẫn.
a) JFET khi chỉ có điện áp phân cực cổng.
Hình 3.20a, mô tả trạng thái của JFET với điện áp bằng 0V trên cực máng và nguồn v
GS
= 0V.

P
là
giá trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn.
Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung
tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng v
GS
âm hơn
nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng v
GS

phải không được vượt quá điện áp đánh thủng
Ζener của tiếp giáp cổng-kênh.
b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp ở cực máng-nguồn.
Khi tăng giá trị của điện áp máng-nguồn và cố định giá trị của v
GS
, ta thấy rằng: đối với một giá
trị nhỏ của điện áp máng-nguồn, như cho ở hình 3.21a, thì sẽ có một kênh điện trở kết nối giữa
máng và nguồn, JFET làm việc ở vùng tuyến tính và dòng máng sẽ phụ thuộc vào điện áp
máng-nguồn v
DS
. Với giả thiết i
G
≈ 0, dòng vào tại cực máng và ra ở cực nguồn như ở
MOSFET. Tuy nhiên, hãy lưu ý rằng điện áp phân cực ngược qua các tiếp giáp cổng-kênh tại
đầu kênh dẫn phía cực máng sẽ lớn hơn so với điện áp đầu kênh dẫn phía cực nguồn, và như vậy
vùng nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực máng của JFET so với đầu kênh dẫn phía cực
nguồn.
Đối với các giá trị của v
DS
lớn hơn, thì vùng nghèo tại phía cực máng sẽ trở nên rộng hơn và tiếp

giảm xuống, với W
’
< W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ bằng dòng
bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem i
G
≈ 0. Đối
với các giá trị của v
GS
âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở của
vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức là
điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] v
GS
= V
P
. Điện áp thắt V
P
là giá
trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn.
Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung
tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng v
GS
âm hơn
nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng v
GS

phải không được vượt quá điện áp đánh thủng
Ζener của tiếp giáp cổng-kênh.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.

Trích đoạn FET như một chuyển mạch số. Câc mạch CMOS.

---