Download miễn phí Đề tài Bộ chuyển đổi Sigma delta



Mục Lục
 
1. Tổng quan 2
1.1. Bộ chuyển đổi Digital to Analog. 2
1.1.1 . Các loại chuyển đổi tín hiệu số sang tín hiệu tương tự. 3
1.1.2. Thông số của DAC. 10
1.1.3. Lý thuyết về bộ Delta Sigma. 11
1.1.4. Integrator. 15
1.1.5. Sample and Hold. 17
1.2. Delta Sigma modulator. 18
1.2.1. Delta Sigma. 18
1.2.2. Bitstream. 19
2. Methodology 20
3. Tools. 22
3.1. Simulink 22
3.1.1. Khởi động Simulink. 23
3.1.2. Sử dụng. 23
3.2. Cadence Design Environment. 25
3.2.1. Transistor level schematic. 27
3.2.2. Symbol creation 29
3.2.3. Simulation. 31
3.2.4. Virtuoso Layout Editor. 34
4. THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE 37
4.1. Mở đầu 37
4.2. Modulator bậc 1 37
4.3. Thiết kế Digital Delta Sigma Mdulator bậc 1 39
4.3.1. Thiết kế khối logic 40
4.4. Thiết kế bộ analog low pass filter 64
4.4.1. Operational Amplifier (Op-amp) 64
4.4.2. Integrator 69
4.4.3. Sample and hold 74
5. THIẾT KẾ VÀ MÔ PHỎNG TRÊN MATLAB 74
5.1. Chức năng của một số khối sử dụng. 74
5.1.1. Constant. 74
5.1.2. Scope. 74
5.1.3. Unit delay. 75
5.1.4. Sum. 76
5.1.5. Integrator. 76
5.1.6. Sample and hold. 77
5.1.7. Product. 78
5.2. Bộ chuyển đổi DAC sử dụng Delta Sigma. 80
 
 


http://s1.liketly.com/flash/edoc/jh2i1fkjb33wa7b577g9lou48iyvfkz6-swf-2013-11-30-de_tai_bo_chuyen_doi_sigma_delta.8OoGhnsRen.swf /tai-lieu/de-tai-ung-dung-tren-liketly-48472/
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí

Tóm tắt nội dung tài liệu:

EF/32
6
VREF/64
7
VREF/128
8
VREF/256
9
VREF/512
10
VREF/1024
11
VREF/2048
12
VREF/4096
N LSB
VREF/2N
DAC với dòng điện ở ngỏ ra.
Trong các hệ thống điều khiển số đôi khi ta sử dụng dòng điện để điều khiển. Nên một loại DAC có ngõ ra là dòng điện được sử dụng. Với loại này gồm có 4 chuyển mạch điều khiển. Ngõ ra phụ thuộc vào các giá trị logic nhị phân ở ngõ vào.
Hình1. 4 DAC với dòng điện ở ngõ ra.
Như trong mạch, các dòng điện phụ thuộc vào giá trị VREF ở ngõ vào và giá trị các điện trở. Các điện trở tăng theo cơ số 2 nên ta tính được dòng điện ở ngõ ra IOUT:
Với
Giá trị dòng điện của ngõ ra DAC có thể được chuyển sang DAC có ngõ ra là điện thế (giống như các bộ chuyển đổi: DAC dùng điện trở có trọng số nhị phân, DAC R/2R ladder)bằng cách sử dụng bộ khuếch đại thuật toán.
Hình1. 5 Bộ chuyển đổi dòng thành điện thế.
Điện thế ngõ ra của bộ chuyển đổi dòng điện sang điện thế được tính bằng công thức:
DAC với mạng điện trở hình chữ T.
Trong loại DAC loại này bao gồm: hai loại điện trở R và 2R mắt thành 4 cực hình T mắt nối tiếp, các S3, S2, S1, S0 là các chuyển mạch, và một bộ khuếch đại thuật toán (sử dụng opamp). VREF là điện áp chuẩn cho toàn giai của DAC. 4 bits B3, B2, B1, B0 là các bits nhị phân được đưa vào mạch. Khi Bi mở mức 1 thì Si sẽ được nối lên VREF, khi Bi ở mức 0 thì Si được nối đất.
Ta cho lần lượt các giá trị ngõ vào Bi nối lên hai mức logic 1 và logic 0. Áp dụng phương pháp chồng chập ta được ngõ ra :
Biểu thức trên áp dụng cho DAC với 4 bit ở ngõ vào. Ta có thể mở rộng cho DAC điện trở hình T với N ngõ vào.
Hình1. 6 DAC với mạng điện trở hình thang.
Với chuyển đổi loại này thường hay xảy ra sai số chuyển đổi là do sự sai lệch với điện áp chuẩn tham chiếu VREF.
Sai số chuyển đổi với sự sai lệch về điện áp chuẩn được tính bởi công thức:
Thông số của DAC.
Độ phân giải (resolution).
Độ phân giải của biến đổi DAC được định nghĩa là thay đổi nhỏ nhất có thể xả ra ở đầu ra tương tự khi dữ liệu số vào thay đổi.
Độ phân giải của DAC phụ thuộc vào số bit. Do đó ta thường ấn định độ phân giải dựa vào số bit. Số bit càng lớn thì độ phân giải càng cao.
Ta có công thức tính độ phân giải là:
ĐỘ PHÂN GIẢI
Với là đầu ra cực đại(toàn thang), N là số bit đầu vào.
Độ chính xác(accuracy).
Có hai phương pháp cơ bản để đánh giá độ chính xác đó là: Sai số toàn thang và sai số tuyến tính được biểu diễn ở dạng phần trăm đầu ra cực đại của bộ chuyển đổi.
Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá trị lý tưởng, được biểu diễn ở dạng phần trăm.
Sai số tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so với bậc thang lý tưởng.
Điều quan trọng của bộ DAC là độ phân giải và độ chính xác phải tương thích với nhau.
Sai số lệch(offset error).
Theo lý tưởng thì ngõ ra của DAC sẽ là 0V khi tất cả ngõ vào số toàn là bit 0. Tuy nhiên trên thực tế thì điện thế ra của trường hợp này là rất nhỏ được gọi là sai số lệch. Sai số này sẽ được cộng dồn vào các đầu ra DAC dự kiến trong tấc cả các trường hợp còn lại.
Thời gian ổn định (settling time)
Thời gian ổn định là thời gian cần thiết để đầu ra DAC đi từ zero đến bậc thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bit toàn 1. Trên thực tế thời gian ổn định là thời để đầu vào DAC ổn định trong phạm vi kích thước bậc thang của giá trị cuối cùng.
Trạng thái đơn điệu (monotonic).
DAC có tính chất đơn điệu nếu đầu ra của nó tăng khi đầu vào nhị phân tăng dần từ giá trị này lên giá trị kế tiếp. Nói cách khác là đầu ra bậc thang sẽ không có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang.
Lý thuyết về bộ Delta Sigma.
Phần này mở rộng về kiến trúc, hoạt động, lý thuyết và cấc thành phần của Delta Sigma DAC.
Mạch cộng Delta.
Mạch cộng loại này được dùng cho tính toán sự khác biệt giữa DAC ngõ vào và DAC ngõ ra.
Tín hiệu hồi tiếp Delta về bộ cộng Delta phụ thuộc vào ngõ ra của DAC, với các bits ra là 1 hay 0. Nếu ngõ ra là 0, thì Delta cho kết quả là N+2, với tấc cả là bits 0. Nếu ngõ ra là 1, thì bộ Delta là các bit 1 bổ sung của vị trí cao nhất N bit, sign-extended trở thành N+2 bits. Các giá trị bổ xung là 2 bits 1 nối vào nhau giống như giá trị MSBs đối với gia trị N bits 0.
Giá trị của DAC ngõ vào là một số không dấu. Thật vậy, khi ngõ ra của hai bộ cộng miêu tả số có dấu, đó là sign-extended.
Hình1. 7 Bộ Delta Sigma 3 bits
Thành ra, ngõ ra của bộ cộng delta và bộ cộng Sigma là số có dấu. Một ví dụ đơn giản, khi ngõ vào là trường hợp 3-bits, ngõ ra của mạch cộng là 5 bits. Khi ngõ vàoDAC là 0, thì ngõ ra luôn luôn là 0V.
Mạch cộng Sigma.
Mạch cộng này được sử dụng cho việc tính tổng ngõ ra của bộ cộng Delta và giá trị hiện tại của bộ thanh ghi register. Ngõ ra của bộ cộng Sigma được lưu trong dãy thanh ghi Sigma. Giá trị MSB của dãy thanh ghi Sigma được lấy làm giá trị ngõ ra của bộ DAC(DACOUT).
Delta Sigma
Hoạt động của bộ Delta Sigma có thể được phát triển với một ví dụ 3-bits. Bảng bên dưới là các bước cho một trường hợp đưa ra giá trị của Bitstream, khi giá trị ngõ vào của DAC là 3011.
Table 1
TIME
t0
t1
t2
t3
t4
t5
t6
t7
24
0
0
24
0
0
24
0
27
3
3
27
3
3
27
3
16
11
14
17
12
15
18
13
11
14
17
12
15
18
13
16
0
0
1
0
0
1
0
1
Bảng trên cho ta thấy được giá trị ngõ ra của bộ Delta Sigma.Tại thời gian t0 giá trị của là 10000. Bitstream là chuỗi số từ thời gian t0 đến t7 được xác định trong thời gian 1s.
Tỉ số trong một farm thời gian là:
Bảng giá trị của bộ chuyển đổi DAC 3BITS:
Table 2
BITSTREAM
t 1 2 3 4 5 6 7 8
ANALOG OUTPUT VOLTAGE(FS=VCC)
V(S)
0000
0 0 0 0 0 0 0 0
0
1001
0 0 0 0 0 0 0 1
2010
0 0 0 1 0 0 0 1
3011
0 0 1 0 0 1 0 1
4100
0 1 0 1 0 1 0 1
5101
0 1 0 1 1 0 1 1
6110
0 1 1 1 0 1 1 1
7111
0 1 1 1 1 1 1 1
Từ bảng trên ta có thể tính được giá trị của ngõ ra của bộ chuyển đổi DAC sử dụng bộ chuyển đổi Delta Sigma như sau:
Với n là vị trí của bit đưa vào trong bộ chuyển đổi DAC.
Integrator.
Mạch tích phân là mạch mà dạng sóng ngõ ra tại thời điểm bấc kỳ có giá trị bằng với tổng điện tích phía dưới dạng sóng tín hiệu vào tính tại thời điểm đang xét. Giả sử ngõ vào mạch tích phân là là tín hiệu DC ở mức E(volt) được đưa vào mạch tích phân tại thời điểm t = 0. Đồ thị dạng sóng DC theo thời gian là một đường nằm ngang song song với trục hoành tại mức E volt. Điện áp ngõ ra là một đoạn dốc V0(t) = Et.
Hình1. 8 Ngõ ra mạch tích phân tại thời gian t
Khi tín hiệu vào mạch tích phân thực tế là tín hiệu DC thì tín hiệu ra sẽ tăng tuyến tính theo thời gian và sẽ đạt đến điện thế ngõ ra cao nhất có thể có của mạch khuếch đại và quá trình tích phân sẽ dừng lại.
Nếu điện áp vào xuống mức âm trong một khoảng thời gian nhất định thì điện tích dương đã tích lũy trước đó trừ đi điện tích trong khoảng thời gian xuống mức âm sẽ làm giảm điện thế ở mức ra.
Do đó, ngõ vào phải có mức dương và âm theo chu kỳ để tránh cho ngõ ra của mạch tích phân đạt đến mức gi

---