Download miễn phí Tiểu luận Hệ thống báo trộm, báo cháy qua đường dây điện thoại
Ngày nay, khi mà cả thế giới như đang nóng lên vì sự vận động, phát triển về mọi mặt như kinh tế, chính trị, khoa học kỹ thuật .v v Trong đó, những ứng dụng của khoa học kỹ thuật tiên tiến đã và đang làm cho thế giới ngày càng thay đổi, văn minh hơn và hiện đại hơn. Sự phát triển của Kỹ thuật điện tử đã tạo ra hàng lọat những thiết bị với các đặc điểm nổi bật như sự chính xác cao, tốc độ nhanh, gọn nhẹ là những yếu tố rất cần thiết góp phần cho họat động của con người đạt hiệu quả cao.
Là một trong những sinh viên theo học ngành điện tử, bản thân cũng có những mong ước được góp một phần công sức cho xã hội bằng những việc làm có ý nghĩa thực tế. Từ những kiến thức đã được truyền đạt sau ba năm theo học tại trường Cao Đẳng Kỹ Thuật Cao Thắng, hoà mình vào xu hướng chung của thời đại, cùng sự nghiệp công nghiệp hoá hiện đại hoá đất nước, đề tài tốt nghiệp: “Hệ thống báo trộm, báo cháy qua đường dây điện thoại” ra đời.
Đề tài là sự kết hợp giữa kiến thức và nhận thức công nghệ trong việc tạo ra một sản phẩm có giá trị thực tiễn nên có rất nhiều yêu cầu được đặt ra cho sự hoàn thiện. Trong suốt thời gian thực hiện đề tài là một quá trình làm việc nghiêm túc và nỗ lực của bản thân người thực hiện, cùng sự chỉ dẫn nhiệt tình của giáo viên hướng dẫn; song chắc chắn không tránh khỏi những hạn chế và thiếu sót. Người thực hiện đề tài rất mong nhận được những ý kiến đóng góp quý báu cùng những phê bình, chỉ dẫn của Thầy Cô và các bạn sinh viên.

http://s1.luanvan.co/qYjQuXJz1boKCeiU9qAb3in9SJBEGxos/swf/2013/06/25/tieu_luan_he_thong_bao_trom_bao_chay_qua_duong_da.e25f5OG7qX.swf luanvanco /luan-van/de-tai-ung-dung-tren-liketly-31307/
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí

Tóm tắt nội dung tài liệu:

V-:
Theo tính chất của OP – AMP:
(3.1)
3.4.2. Mạch khuếch đại đảo:
Hình 3 - 12 : Mạch khuếch đại đảo
Phương trình Kirchoff I cho ngõ vào V+:
V+ = 0
Phương trình Kirchoff II cho ngõ vào V-:
Theo tính chất của OP – AMP:
(3.2)
3.4.3. Mạch khuếch đại đệm:
Hình 3 - 13 : Mạch khuếch đại đệm
Phương trình Kirchoff I ở ngõ vào V+: VI = V+
Phương trình Kirchoff I ở ngõ vào V-: V- = VO
Theo tính chất của OP – AMP: V+ = V- = VI
VO = VI
Chương 4: GIỚI THIỆU CÁC IC CÓ LIÊN QUAN
4.1. Vi điều khiển AT89S52:
4.1.1. Giới thiệu cấu trúc phần cứng IC AT89S52:
Hình 4 – 1:Cấu trúc phần cứng ICAT89S52
Các thành viên của họ MCS-51 (Atmel) có các đặc điểm chung như sau:
Có 4/8/12/20 Kbyte bộ nhớ FLASH ROM bên trong để lưu chương trình. Nhờ vậy
Vi điều khiển có khả năng nạp xoá chương trình bằng điện đến 10000 lần.
128 Byte RAM nội
4 Port xuất/nhập 8 bit
Từ 2 đến 3 bộ định thời 16-bit
Có khả năng giao tiếp truyền dữ liệu nối tiếp
Có thể mở rộng không gian nhớ chương trình ngoài 64KByte (bộ nhớ ROM ngoại): khi chương trình do người lập trình viết ra có dung lượng lớn hơn dung lượng bộ nhớ ROM nội, để lưu được chương trình này cần bộ nhớ ROM lớn hơn, cách giải quyết là kết nối Vi điều khiển với bộ nhớ ROM từ bên ngoài (hay còn gọi là ROM ngoại). Dung lượng bộ nhớ ROM ngoại lớn nhất mà Vi điều khiển có thể kết nối là 64KByte
Có thể mở rộng không gian nhớ dữ liệu ngoài 64KByte (bộ nhớ RAM ngoại)
Bộ xử lí bit (thao tác trên các bit riêng rẽ) 210 bit có thể truy xuất đến từng bit.
4.1.2. Sơ lược về các chân của AT89S52:
AT89S52 có tất cả 40 chân có chức năng như các đường xuất nhập. Trong đó có 24 chân có tác dụng kép, mỗi đường có thể hoạt động như các đường xuất nhập hay như các đường điều khiển hay là thành phần của bus dữ liệu và bus địa chỉ.
Hình 4 – 2: Sơ đồ chân AT89S52
4.1.3. Chức năng các chân của 89S52:
Port 0:
Port 0 là port có hai chức năng ở các chân từ 32-39. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường xuất nhập. Đối với các thiết kế lớn có bộ nhớ mở rộng, port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp.
Port 1:
Port 1 có công dụng xuất nhập ở các chân từ 1-8 trên 89S52. Các chân được ký hiệu là P1.0, P1.1, P1.2,…P1.7, có thể dùng cho giao tiếp với các thiết bị bên ngoài nếu cần. Port 1 không có chức năng khác vì vậy nó chỉ dùng cho giao tiếp với các thiết bị bên ngoài (chẳng hạn ROM, RAM…).
Port 2:
Port2 là port có tác dụng kép ở các chân từ 21-28 được dùng như các đường xuất nhập hay là các byte cao của Bus địa chỉ đối với các thiết kế cỡ lớn.
Port3:
Port3 là một port có tác dụng kép từ chân 10 –17. Khi không hoạt động xuất nhập, các chân của port 3 có nhiều chức năng riêng, được liệt kê ở bảng sau:
Bảng 4 – 1: Chức năng của các chân port 3
Bit
Tên
Chức năng
P3.0
RXD
Ngõ vào dữ liệu cho phép
P3.1
TXD
Ngõ ra dữ liệu nối tiếp
P3.2
INT0\
Ngõ vào ngắt ngoài thứ 0
P3.3
INT1\
Ngõ vào ngắt ngoài thứ 1
P3.4
T0
Ngõ vào của bộ định thời/đếm thứ 0
P3.5
T1
Ngõ vào của bộ định thời/đếm thứ 1
P3.6
WR\
Điều khiển ghi bộ nhớ dữ liệu ngoài
P3.7
RD\
Điều khiển đọc bộ nhớ dữ liệu ngoài
Ngõ tín hiệu PSEN\ (Progam store enable):
PSEN\ là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng và thường được nối với chân OE\ (output enable) của EPROM cho phép đọc các byte mã lệnh.
PSEN ở mức thấp trong thời gian lấy lệnh. Các mã nhị phân của chương trình được đọc từ EPROM qua bus dữ liệu và được chốt vào thanh ghi bên trong 89S52 để giải mã lệnh. Khi thi hành chương trình trong ROM nội thì PSEN\ sẽ ở mức 1.
Ngõ tín hiệu điều khiển ALE (Address latch enable):
89S52 sử dụng chân 30, chân xuất tín hiệu cho phép chốt địa chỉ để giải đa hợp bus dữ liệu và bus địa chỉ. Khi port 0 được sử dụng làm bus địa chỉ/bus dữ liệu đa hợp, chân ALE xuất tín hiệu để chốt địa chỉ.
Chân ALE còn được dùng làm ngõ vào xung lập trình cho EPROM trong 89C52.
Ngõ tín hiệu EA\ (External Access: truy xuất dữ liệu bên ngoài)
Tín hiệu vào EA\ ở chân 31 thường được mắc lên mức 1 hay mức 0. Nếu ở mức 1 thì 89S52 thi hành chương trình trong ROM nội trong khoảng địa chỉ thấp 4k. Nếu ở mức 0 (và chân PSEN\ cũng ở mức 0) thì 89S52 thi hành chương trình từ bộ nhớ ngoài.
Chân EA\ được lấy làm chân cấp nguồn 21v lập trình cho EPROM trong 89S52.
Ngõ tín hiệu RST (Reset):
Ngõ tín hiệu RST ở chân 9 là ngõ vào xoá chính của 89S52 được dùng để thiết lập lại trạng thái ban đầu cho hệ thống.
Ngõ vào bộ dao động X1, X2:
Mạch dao động bên trong chip 89S51 được ghép với thạch anh bên ngoài ở hai chân XTAL1 và XTAL2 (chân 18 và chân 19). Tần số của thạch anh thường là 12Mhz.
4.1.4. Tổ chức bộ nhớ:
- RAM bên trong 89S52 được phân chia như sau:
- Các Bank thanh ghi có địa chỉ 00H ÷ 1FH.
- RAM địa chỉ hóa từng bit có địa chỉ 20H ÷ 2FH.
- RAM đa dụng có địa chỉ 30H ÷ 7FH
- Các thanh ghi có chức năng đặc biệt 80H ÷ FFH.
Bảng 4 – 2: Sơ đồ tổ chức bộ nhớ
4.1.5. Các Thanh Ghi
Thanh ghi từ trạng thái chương trình PSW
Từ trạng thái chương trình ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau:
Bảng 4 – 3: Các bit trạng thái của thanh ghi PSW
Bit
Ký hiệu
Địa chỉ
Ý nghĩa
PSW.7
CY
D7H
Cờ nhớ
PSW.6
AC
D6H
Cờ nhớ phụ
PSW.5
F0
D5H
Cờ 0
PSW.4
RS1
D4H
Bit 1 chọn bank thanh ghi
00 = bank 0: địa chỉ 00H-07H
01 = bank 1: địa chỉ 08H-0FH
10 = bank 2: địa chỉ 10H-17H
11 = bank 3: địa chỉ 18H-1FH
PSW.2
0V
D2H
Cờ tràn
PSW.1
-
D1H
Dự trữ
PSW.0
P
D0H
Cờ parity chẵn
Thanh ghi B:
Thanh ghi B ở địa chỉ F0h được dùng chung với thanh ghi A trong các phép toán nhân chia.
Thanh ghi con trỏ SP:
Là 1 thanh ghi 8 bit ở địa chỉ 81h chỉ địa chỉ của dữ liệu đang ở đỉnh SP.
Thanh ghi con trỏ dữ liệu DPTR:
Được dùng để truy xuất bộ nhớ chương trình ngoài hay bộ nhớ dữ liệu bên ngoài. DPTR là thanh ghi 16 bit có địa chỉ là 82h(DPL,byte thấp) và 83h (DPH,byte cao).
Các thanh ghi port xuất nhập:
Các port của 89c51 bao gồm port 0 ở địa chỉ 80H, port 1 ở địa chỉ 90H, port 2 ở địa chỉ A0H và port 3 ở địa chỉ B0H. Tất cả các port đều được địa chỉ hoá từng bit. Điều đó cung cấp một khả năng giao tiếp thuận lợi.
Thanh ghi TMOD:
Chọn chế độ làm việc của T0 và T1
Bảng 4 – 4: Vị trí các bit trong thanh ghi TMOD
Gate
C/T\
M1
M2
GATE
C/T\
M1
M0
TMOD có địa chỉ 89h
C/T\:chọn chế độ làm việc của timer.
C/T\ = 0 chế độ định thời.
C/T\ = 1 chế độ đếm xung ngoài.
M1,M0 : chọn mode đếm của bộ timer/counter
Bảng 4 - 5: Chức năng của mode đếm M1,M0
M1
M0
0
0
Mode 0 timer/counter 13 bit
0
1
Mode 1 timer/counter 16 bit
1
0
Mode 2 bộ định thời tự độ nạp lại
1
1
Mode 3 bộ định thời tách ra
Gate :cổng
Gate=0 bộ định thời chạy khi TRx=1(x=0,x=1).
Gate=1 bộ định thời chạy khi TRx=1(x=0,x=1) và chân INTRx\ =1
Thanh ghi TCON:
Thanh ghi điều khiển timer có định địa chỉ bit ở địa chỉ 88h trên 89C51
Bảng 4 – 6: Vị trí các bit trong thanh ghi TCON
TF1
TR1
TF0
TR0
IE1
IT1
IE0
IT0
TR0,TR1: điều khiển bộ định thời. Nếu=1 thì bộ định thời chạy, ngược lại bộ định thời ngưng chạy.
TF0,TF1: cờ tràn của bộ định thời. Nếu = 1 thì bộ đếm tràn, ngư...

---