Download miễn phí Đồ án Mạch báo mất nguồn qua đường dây điện thoại
4.2.6. Bộ lọc thoại:
Mode Call Progress khi được chọn thì cho phép kiểm tra các tone khác nhau thể hiện trạng thái đường dây. Đầu vào của Call Progress và mode tone DTMF là chung nhưng tone Call Progress chỉ có thể kiểm tra nếu ta chọn mode CP. DTMF tone lại không thể nhận dạng được nếu ta chọn mode CP.
Các tần số đưa đến đầu vào +IN và –IN nằm trong giới hạn băng thông chấp nhận của bộ lọc (280-550 Hz) sẽ đưa qua bộ so sánh có độ lợi cao và đến chân IRQ/CP. Dạng sóng ở đầu ra tạo bởi mạch trigger có thể phân tích bởi vi xử lý để xác định tính chất của các tone trạng thái đường dây. Các tần số trong vùng loại bỏ sẽ không được kiểm tra và như vậy sẽ không có tín hiệu nào ở chân IRQ/CP khi gặp các tần số này.
4.2.7. Bộ phát DTMF:
Bộ phát DTMF trong MT8888 có khả năng tạo tất cả 16 cặp tone DTMF chuẩn với nhiễu tối thiểu và độ chính xác cao. Tất cả tần số này đều lấy từ dao động thạch anh 3.579545 MHz mắc ngoài. Dạng sóng sin của từng tone được tổng hợp số bằng cách sử dụng bộ phận chia hàng và cột tổng hợp được, và bộ biến đổi D/A biến dung. Các tone hàng và cột được trộn lại và lọc để cho ra tín hiệu DTMF với ít hài và độ chính xác cao. Để phát một tín hiệu DTMF thì dữ liệu tương ứng với dạng mã ở bảng 1 sẽ phải được viết vào thanh ghi Transmit Data. Chú ý rằng mã phát này phải tương ứng với mã nhận. Các tone riêng lẻ được phân thành hai nhóm là: nhóm thấp và nhóm cao (low và high).
Các số trong nhóm tone thấp là 697, 770, 852 và 941 (Hz).
Các số trong nhóm tone cao là: 1209, 1306, 1447 và 1663 (Hz).
4.2.8. Burst Mode:
Một ứng dụng điện thoại bất kỳ đều đòi hỏi tín hiệu DTMF được tạo ra với một thời hằng hay được quy định bởi ứng dụng đó hay bởi hệ thống chuyển mạch hiện có. Thời hằng DTMF chuẩn có thể được tạo ra bằng cách sử dụng Burst Mode. Bộ phát có khả năng tổng hợp các tone có khoảng tắt/mở trong thời gian định trước. Thời gian này là 51 ms ± 1ms và là chuẩn cho bộ quay số tự động và tổng đài. Sau khi khoảng tắt/mở tone đã được phát đi, 1 bit tương ứng sẽ được lập trong thanh ghi trạng thái để biểu thị rằng bộ phát đã sẵn sàng cho data kế. Thời hằng 51 ms ± 1ms đóng /mở tone có được khi ta chọn mode DTMF.
Tuy nhiên khi CP mode (Call Progress Mode) được chọn thì một thời hằng đóng ngắt thứ hai là 102ms ± 2ms sẽ được sử dụng. Chú ý rằng khi CP mode và burst mode cùng được chọn thì MT8888 chỉ hoạt động ở chế độ phát mà thôi. Trong một ứng dụng nào đó khi ta cần một khoảng thời gian đóng ngắt khác (không theo chuẩn) thì phải dùng vòng lặp phần mềm hay một bộ định bên ngoài và tắt chế độ Busrt Mode đi. IC MT8888 khi khởi động sẽ mặc nhiên chọn chế độ DTMF mode và Burst mode đồng thời.
http://s1.liketly.com/flash/edoc/jh2i1fkjb33wa7b577g9lou48iyvfkz6-swf-2013-02-20-do_an_mach_bao_mat_nguon_qua_duong_day_dien_thoai.sXjIYYKhbT.swf /tai-lieu/de-tai-ung-dung-tren-liketly-3340/Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
tín hiệu hồi tiếp.
Khi dùng bộ khuếch đại thuật toán, người ta dùng hồi tiếp âm mà không dùng hồi tiếp dương, vì hồi tiếp dương làm cho bộ khuếch đại thuật toán làm việc ở trạng thái bảo hoà. Hồi tiếp âm làm giảm độ khuếch đại nhưng làm cho bộ khuếch đại thuật toán làm việc ổn định. Trong một số trường hợp, người ta dùng cả hồi tiếp âm lẫn hồi tiếp dương nhưng lượng hồi tiếp âm phải lớn hơn lượng hồi tiếp dương.
3.4.1. Mạch khuếch đại không đảo:
Hình 3 - 11 : Mạch khuếch đại không đảo
Phương trình Kirchoff I ở ngõ vào V+:
VI = V+
Phương trình Kiffchoff I ở ngõ vào V-:
Theo tính chất của OP – AMP:
3.4.2. Mạch khuếch đại đảo:
Hình 3 - 12 : Mạch khuếch đại đảo
Phương trình Kirchoff I cho ngõ vào V+:
V+ = 0
Phương trình Kirchoff II cho ngõ vào V-:
Theo tính chất của OP – AMP:
3.4.3. Mạch khuếch đại đệm:
Hình 3 - 13 : Mạch khuếch đại đệm
Phương trình Kirchoff I ở ngõ vào V+:
VI = V+
Phương trình Kirchoff I ở ngõ vào V-:
V- = VO
Theo tính chất của OP – AMP:
V+ = V- = VI
VO = VI
CHƯƠNG 4: GIỚI THIỆU CÁC IC CÓ LIÊN QUAN
4.1.VI ĐIỀU KHIỂN 89C51:
4.1.1. Giới thiệu cấu trúc phần cứng IC 89C51:
MCS-51 là một họ IC điều khiển (micro controller), được chế tạo và bán trên thị trường bởi hãng Intel của Mỹ. Họ IC này được cung cấp các thiết bị bởi nhiều hãng sản xuất IC khác trên thế giới chẳng hạn: nhà sản xuất IC SIEMENScủa Đức, FUJITSU của Nhật và PHILIPS của Hà Lan. Mỗi IC trong họ đều có sự hoàn thiện riêng và có sự hãnh diện riêng của nó, phù hợp với nhu cầu của người sử dụng và yêu cầu đặt ra của nhà sản xuất.
IC 89C51 là IC tiêu biểu trong họ MCS-51 được bán trên thị trường. Tất cả các IC trong họ đều có sự tương thích với nhau và có sự khác biệt là sản xuất sau có cái mới mà cái sản xuất trước không có, để tăng thêm khả năng ứng dụng của IC đó. Chúng có đặc điểm sau
4k byte Flash .
128kbyte RAM.
4port xuất nhập 8 bit.
2 bộ định thời 16 bit.
Giao tiếp nối tiếp.
64k bộ nhớ không gian chương trình mở rộng.
64k bộ nhớ không gian dữ liệu mở rộng.
Một bộ xử lý luận lý (thao tác trên các bít đơn).
210 bit được địa chỉ hoá.
Nhân/chia trong 4 bit.
4.1.1.1. Sơ lược về các chân của 89C51:
89C51 có tất cả 40 chân có chức năng như các đường xuất nhập. Trong đó có 24 chân có tác dụng kép, mỗi đường có thể hoạt động như các đường xuất nhập hay như các đường điều khiển hay là thành phần của bus dữ liệu và bus địa chỉ.
Hình 4 – 1: Sơ đồ chân 89C51
4.1.2. Chức năng các chân của 89C51:
4.1.2.1. Port 0:
Port 0 là port có hai chức năng ở các chân từ 32-39. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường xuất nhập. Đối với các thiết kế lớn có bộ nhớ mở rộng, port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp.
4.1.2.2. Port 1:
Port 1 có công dụng xuất nhập ở các chân từ 1-8 trên 89c51. Các chân được ký hiệu là P1.0, P1.1, P1.2,…P1.7, có thể dùng cho giao tiếp với các thiết bị bên ngoài nếu cần. Port 1 không có chức năng khác vì vậy nó chỉ dùng cho giao tiếp với các thiết bị bên ngoài (chẳng hạn ROM, RAM…).
4.1.2.3. Port 2:
Port2 là port có tác dụng kép ở các chân từ 21-28 được dùng như các đường xuất nhập hay là các byte cao của Bus địa chỉ đối với các thiết kế cỡ lớn.
4.1.2.4. Port3:
Port3 là một port có tác dụng kép từ chân 10 –17. Khi không hoạt động xuất nhập, các chân của port 3 có nhiều chức năng riêng, được liệt kê ở bảng sau:
Bảng 4 – 1: Chức năng của các chân port 3
Bit
Tên
Chức năng
P3.0
RXD
Ngõ vào dữ liệu cho phép
P3.1
TXD
Ngõ ra dữ liệu nối tiếp
P3.2
INT0\
Ngõ vào ngắt ngoài thứ 0
P3.3
INT1\
Ngõ vào ngắt ngoài thứ 1
P3.4
T0
Ngõ vào của bộ định thời/đếm thứ 0
P3.5
T1
Ngõ vào của bộ định thời/đếm thứ 1
P3.6
WR\
Điều khiển ghi bộ nhớ dữ liệu ngoài
P3.7
RD\
Điều khiển đọc bộ nhớ dữ liệu ngoài
4.1.2.5. Ngõ tín hiệu PSEN\ (Progam store enable):
PSEN\ là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng và thường được nối với chân OE\ (output enable) của EPROM cho phép đọc các byte mã lệnh.
PSEN ở mức thấp trong thời gian lấy lệnh. Các mã nhị phân của chương trình được đọc từ EPROM qua bus dữ liệu và được chốt vào thanh ghi bên trong 89c51 để giải mã lệnh. Khi thi hành chương trình trong ROM nội thì PSEN\ sẽ ở mức 1.
4.1.2.6. Ngõ tín hiệu điều khiển ALE (Address latch enable):
89c51 sử dụng chân 30, chân xuất tín hiệu cho phép chốt địa chỉ để giải đa hợp bus dữ liệu và bus địa chỉ. Khi port 0 được sử dụng làm bus địa chỉ/bus dữ liệu đa hợp, chân ALE xuất tín hiệu để chốt địa chỉ.
Chân ALE còn được dùng làm ngõ vào xung lập trình cho EPROM trong 89C51.
4.1.2.7 Ngõ tín hiệu EA\ (External Access: truy xuất dữ liệu bên ngoài)
Tín hiệu vào EA\ ở chân 31 thường được mắc lên mức 1 hay mức 0. Nếu ở mức 1 thì 89c51 thi hành chương trình trong ROM nội trong khoảng địa chỉ thấp 4k. Nếu ở mức 0 (và chân PSEN\ cũng ở mức 0) thì 89c51 thi hành chương trình từ bộ nhớ ngoài.
Chân EA\ được lấy làm chân cấp nguồn 21v lập trình cho EPROM trong 89c51.
4.1.2.8. Ngõ tín hiệu RST (Reset):
Ngõ tín hiệu RST ở chân 9 là ngõ vào xoá chính của 8951 được dùng để thiết lập lại trạng thái ban đầu cho hệ thống.
4.1.2.9. Ngõ vào bộ dao động X1, X2:
Mạch dao động bên trong chip 8951 được ghép với thạch anh bên ngoài ở hai chân XTAL1 và XTAL2 (chân 18 và chân 19). Tần số của thạch anh thường là 12Mhz.
4.1.3. Tổ chức bộ nhớ:
RAM bên trong 89c51 được phân chia như sau:
Các Bank thanh ghi có địa chỉ 00H ÷ 1FH.
RAM địa chỉ hóa từng bit có địa chỉ 20H ÷ 2FH.
RAM đa dụng có địa chỉ 30H ÷ 7FH
Các thanh ghi có chức năng đặc biệt 80H ÷ FFH.
Bảng 4 – 2: Sơ đồ tổ chức bộ nhớ
4.1.4. Các Thanh Ghi
4.1.4.1. Thanh ghi từ trạng thái chương trình PSW
Từ trạng thái chương trình ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau:
Bảng 4 – 3: Các bit trạng thái của thanh ghi PSW
Bit
Ký hiệu
Địa chỉ
Ý nghĩa
PSW.7
CY
D7H
Cờ nhớ
PSW.6
AC
D6H
Cờ nhớ phụ
PSW.5
F0
D5H
Cờ 0
PSW.4
RS1
D4H
Bit 1 chọn bank thanh ghi
00 = bank 0: địa chỉ 00H-07H
01 = bank 1: địa chỉ 08H-0FH
10 = bank 2: địa chỉ 10H-17H
11 = bank 3: địa chỉ 18H-1FH
PSW.2
0V
D2H
Cờ tràn
PSW.1
-
D1H
Dự trữ
PSW.0
P
D0H
Cờ parity chẵn
4.1.4.2. Thanh ghi B:
Thanh ghi B ở địa chỉ F0h được dùng chung với thanh ghi A trong các phép toán nhân chia.
4.1.4.3. Thanh ghi con trỏ SP:
Là 1 thanh ghi 8 bit ở địa chỉ 81h chỉ địa chỉ của dữ liệu đang ở đỉnh SP.
4.1.4.4. Thanh ghi con trỏ dữ liệu DPTR:
Được dùng để truy xuất bộ nhớ chương trình ngoài hay bộ nhớ dữ liệu bên ngoài. DPTR là thanh ghi 16 bit có địa chỉ là 82h(DPL,byte thấp) và 83h (DPH,byte cao).
4.1.4.5. Các thanh ghi port xuất nhập:
Các port của 89c51 bao gồm port 0 ở địa chỉ 80H, port 1 ở địa chỉ 90H, port 2 ở địa chỉ A0H và port 3 ở địa chỉ B0H. Tất cả các port đều được địa chỉ hoá từng bit. Điều đó cung cấp một khả năng giao tiếp thuận lợi.
4.1.4.6. Thanh ghi TMOD:
Chọn chế độ làm việc của T0 và T1
Bảng 4 – 4: Vị trí các bit trong thanh ghi TMOD
Gate
C/T\
M1
M2
GATE
C/T\
M1
M0
TMOD có địa chỉ 89h
C/T\:chọn chế độ làm việc của timer.
C/T\ = 0 chế độ đ
