TRƯỜNG ĐẠI HỌC QUY NHƠN
KHOA KỸ THUẬT & CÔNG NGHỆ
***********
THIẾT KẾ MẠCH
Đề bài :
ADC XẤP XỈ ĐỀU
G.V hướng dẫn : Thầy Nguyễn Viết Nguyên.
Nhóm sinh viên :Lời nói đầu
&
Kỹ thuật điện tử đã và đang bùng nổ một cách mạnh mẽ , xâm
nhập vào mọi lĩnh vực của cuộc sống con người .Chúng ta có thể bắt gặp
ở khắp mọi nơi các thiết bị điện tử ,từ các thiết bị dân dụng phục vụ cho
sinh hoạt tới các thiết bị công nghiệp phục vụ cho sản xuất.Tất cả chúng
đều đang phục vụ đắc lực cho cuộc sống của con người .
Đặc biệt , từ khi kỹ thuật số ra đời đã mở ra một cuộc cách mạng mới
cho ngành điện tử. Các thiết bị trở nên nhỏ gọn hơn , nhiều tình năng hơn,
tiêu thụ công suất ít hơn và độ tin cập cao hơn nhiều . Sự bùng nổ của
ngành công nghiệp vi điện tử , chế tạo IC , các bộ vi xử lý , vi điều khiển
đã thay thế được phần lớn các khối chức năng trong mạch điện , làm giảm
đi rất nhiều công sức cho người thiết kế cũng như bảo trì , bảo dưỡng.
Bên cạnh đó những chiếc máy vi tính, máy CD, máy VCD, truyền hình
số cho đến các băng đĩa CD đã dần dần thay thế các máy và băng từ tín
hiệu tương tự (analog) bởi bộ phận dải rộng, độ chính xác cao và dễ dàng
trong quá trình xử lý tín hiệu. Tuy nhiên trong cuộc sống hằng ngày
chúng ta lại thường tiếp xúc với những tín hiệu tương tự nhiều hơn. Ví
dụ: Điện thoại, sóng đài truyền hình, dòng điện sinh hoạt, âm thanh Vì
thế phải cần có một sự chuyển đổi tín hiệu tương tự (analog) – số (digital)
để xử lý dữ liệu, sau đó chuyển đổi ngược lại từ số (digital) – tương tự

A – BIẾN ĐỔI TƯƠNG TỰ - SỐ (ADC):
1. Tổng quát.
Biến đổi tương tự – số (analog – digital) là thành phần cần thiết
trong việc xử lý thông tin và các cách điều khiển sử dụng phương pháp
số. Tín hiệu thực ở Analog. Một hệ thống tiếp nhận dữ liệu phải có các bộ
phận giao tiếp Analog – Digital (A/D).
Các bộ chuyển đổi tương tự số, viết tắt là ADC thực hiện hai chức
năng cơ bản là lượng tử hóa và mã hóa. Lượng tử hóa là gán cho những
mã nhị phân cho từng giá trị rời rạc sinh ra trong quá trình lượng tử hóa.
1.1. Quan hệ In – Out :
Biến đổi AD có tính chất tỉ lệ. Tín hiệu vào Analog được biến đổi
thành một phân số X bằng cách so sánh với tín hiệu tham chiếu V
ref
. Đầu
ra của bộ ADC là mã của phân số này. Bất kỳ một sai số tín hiệu V
ref
nào
cũng sẽ dẫn đến sai số mức ra, vì vậy người ta cố gắn giữ cho V
ref
càng
ổn định càng tốt.
Quan hệ vào ra các khối ADC.
Nếu bộ ADC xuất mã ra gồm n bit thì số mức ra rời rạc là 2n. Đối với
quan hệ tuyến tính, tần số vào được lượng tử hóa theo đúng mức này.
Mỗi mức như vậy là một tín hiệu analog được phân biệt với hai mã kế
tiếp nhau, nó chính là kích thước của LSB (Least Significant Bit).
Q= LSB = FS/2
N
Trong đó : Q : Lượng tử
LSB : bit có trọng số thấp nhất

một ví dụ “số hóa” một hàm sin analog thành dạng digital.
1.3. Độ chính xác:
Cùng một bộ chuyển đổi ADC nhưng có người muốn dùng cho các
mức điện áp khác nhau, ví dụ người A muốn chuyển đổi điện áp trong
khoảng 0-1V trong khi người B muốn dùng cho điện áp từ 0V đến 5V.
Rõ ràng nếu hai người này dùng 2 bộ chuyển đổi ADC đều có khả năng
chuyển đổi đến điện áp 5V thì người A đang “phí phạm” tính chính xác
của thiết bị. Vấn đề sẽ được giải quyết bằng một đại lượng gọi là điện áp
tham chiếu - Vref (reference voltage). Điện áp tham chiếu thường là giá
trị điện áp lớn nhất mà bộ ADC có thể chuyển đổi. Trong các bộ ADC,
Vref thường là thông số được đặt bởi người dùng, nó là điện áp lớn nhất
mà thiết bị có thể chuyển đổi. Ví dụ, một bộ ADC 10 bit (độ phân giải) có
Vref=3V, nếu điện áp ở ngõ vào là 1V thì giá trị số thu được sau khi
chuyển đổi sẽ là: 1023x(1/3)=314. Trong đó 1023 là giá trị lớn nhất mà
một bộ ADC 10 bit có thể tạo ra (1023=2
10
-1). Vì điện áp tham chiếu ảnh
hưởng đến độ chính xác của quá trình chuyển đổi, chúng ta cần tính toán
để chọn 1 điện áp tham chiếu phù hợp, không được nhỏ hơn giá trị lớn
nhất của input nhưng cũng đừng quá lớn.
1.4. ADC.
Tùy theo công nghệ chế tạo mà bộ ADC có đầu vào đơn cực hay
lưỡng cực, đa số nằm trong khoảng 0…5V hoặc 0…10V đối với đơn cực
và -5…+5V hoặc –10V…+10V đối với ADC lưỡng cực. Tín hiệu vào cần
phù hợp với tầm vào xác định cho từng bộ ADC. Nếu đầu vào không hết
thang sẽ tạo mã vô dụng ở đầu ra. Vấn đề này được giải quyết bằng cách
chọn tầm đầu vào bộ ADC sau đó chỉnh độ lợi thích hợp cho đầu vào của
nguồn Analog.
Khi sử dụng bộ ADC đơn cực mà có tín hiệu vào là lưỡng cực
trong khoảng ±Vpp thì ta cần phải cộng điện áp vào Vi với một điện áp

của bộ ADC thì phải nâng đường OE (Output Enable) của ADC lên mức
cao, sau khi đọc xong thì lại trả đường này về mức thấp.
2.Các kỹ thuật ADC:
2.1. ADC kiểu đếm:

Sơ đồ khối AD có V
r
dạng nấc thang.
Counter: Bộ đếm tạo đầu ra cho bộ ADC bằng hoặc lớn hơn giá trị
vào Ux. Nó được reset tại mọi thời điểm bắt đầu thực hiện AD và đếm
dần lên sau mỗi xung Clock. Cứ mỗi lần đếm bộ DAC lại nâng lên mỗi
nấc thang (1 LSB). Bộ so sánh sẽ dùng bộ đếm lại khi điện áp DAC (áp
hồi tiếp) đạt tới giá trị vào Ux.
Nhược điểm của phương pháp này là Tc (thời gian chuyển đổi)
theo mức tín hiệu vào và đôi khi rất lâu. Tc=2x Tclock đối với bộ DAC n
bit khi biến đổi một tín hiệu vào ở mức FS (Full Scale).
Một cải tiến của phương này là “tracking” hay “servo” sử dụng bộ
đếm thuận nghịch cho phép DAC đưa tín hiệu vào liên tục. Bằng sự
khống chế bộ đếm từ bên ngoài tại một điểm nhất định ta dùng bộ DAC
kiểu tracking như một bộ S & H (Sample and Hold).
2.2. ADC thăng bằng liên tục:
Sơ đồ khối giống như phương pháp trước, nhưng bộ đếm là bộ đếm
thuận nghịch.
Về cơ bản cũng giống như phương pháp trên nhưng bộ đếm hoạt
động được ở chế độ thuận nghịch. Khi tín hiệu V
ht
< Vi thì bộ đếm sẽ
đếm lên, ngược lại thì bộ đếm sẽ đếm xuống. Quá trình xác lập ghi nhận
Clock
Khối so sánh

được so sánh với nhau, khi hai tín hiệu này bằng nhau thì mạch so sánh sẽ
đóng cổng không cho xung tới bộ đếm nữa. Như vậy nội dung của bộ
đếm sẽ tỉ lệ với thời gian to, mà to lại tỉ lệ thuận với giá trị Vi nên nội
dung bộ đếm tỉ lệ với Vi.
Dạng sóng ADC hàm dốc tuyến tính.
Độ chính xác của phương pháp này phụ thuộc vào độ tuyến tính của tín
hiệu quét (sai số độ dốc càng nhỏ, độ chính xác càng cao), tín hiệu phụ
thuộc vào tần số của từng xung.
Phương pháp này có tốc độ hoạt động cao hơn các phương pháp ban
đầu, và độ chính xác cũng cao hơn do không cần sử dụng bộ biến đổi DA.
2.4. ADC xấp xỉ liên tiếp:
Sơ đồ khối mạch ADC xấp xỉ liên tiếp.
Phương pháp này được dùng trong kỹ thuật biến đổi AD tốc độ cao –
trung bình. Nó cũng dùng một bộ DAC bên trong để tạo ra một điện áp
bằng mức vào và của tín hiệu sau đúng bằng n chu kỳ xung Clock cho
trường hợp ADC n bit.
Phương pháp này cho phép rút ngắn Tc rất nhiều và không phụ thuộc
vào tín hiệu vào Vi. Kỹ thuật này phụ thuộc vào sự xấp xỉ tín hiệu vào
với mã nhị phân, sau đó thay đổi các bit trong mã này một cách liên tiếp
cho đến khi đạt được mã gần đúng nhất. Tại mỗi bước của quá trình này,
giá trị xấp xỉ của mã nhị phân thu được sẽ được lưu vào SAR (Successive
Approximate Register). Việc biến đổi luôn được bắt đầu tại MSB (Most
Significant Bit) của SAR khi đó được bật lên. Bộ so sánh sẽ so sánh đầu
ra của ADC với Vi và ra lệnh cho bộ điều khiển ngắt MSB nếu như giá trị
ban đầu này vượt quá đầu vào AD. Trong chu kỳ xung Clock kế tiếp,
MSB lại được phát trở lại. Một lần nữa bộ so sánh sẽ quyết định lấy hay
bỏ MSB này. Sự biến đổi này sẽ tiến dần đến sự đúng nhất so với tín hiệu
vào xuất dữ liệu này ra.
2.5. ADC tích phân hai độ dốc:
Kỹ thuật này thấy rõ trên sơ đồ khối. Ta thấy điện áp vào được tích

Hình trên cho thấy kỹ thuật này trong bộ biến đổi AD. Áp vào Analog
được một bộ VF chính xác biến thành một dãy xung có tần số tỉ lệ với áp
vào.
Một bộ đếm sẽ đếm số xung này trong một khoãng thời gian nhất định rồi
xuất số đếm cho bộ AD. Giống kỹ thuật tích phân độ dốc kép, kỹ thuật
này có tần số thấp nhưng khử nhiễu tốt. Nếu thời gian Tc thấp ở mức có
thể chấp nhận được thì phương pháp VF cho phép đạt được độ phân giải
cao với tín hiệu thay đổi chậm với giá thành hạ.
Ưu điểm của phương pháp này là có khả năng điều khiển từ xa trong
môi trường ồn. Có thể làm một bộ VF như một hàm truyền dữ liệu từ xa
dưới dạng số đến trạm kiểm soát, tại đây có bộ xử lý (tiếp nhận + bộ đếm
+ xuất dữ liệu). Điều này tránh được việc truyền tín hiệu Analog qua môi
trường nhiễu có khả năng làm xấu tín hiệu. Việc truyền bằng tín hiệu VF
cũng có khả năng triệt nhiễu bằng cách tạo sự cách ly giữa bộ biến đổi
với thiết bị cảm biến, một yêu cầu quan trọng trong các trạm kiểm soát và
điều khiển các hệ thống điện cao áp. Thực tế, kỹ thuật này phụ thuộc vào
các vi mạch VFC thông dụng, rẻ tiền, có chất lượng tốt (tuyến tính và ổn
định).
2.7. ADC song song:
Sơ đồ nguyên lý bộ chuyển đổi AD theo phương pháp song song.
Được dùng trong kỹ thuật cần biến đổi AD tốc độ cao, như kỹ thuật
Video, kỹ thuật Radar, dao động ký số. Trong kỹ thuật này,tín hiệu vào
được so sánh ngay lập tức với tất cả các mức ngưỡng bằng cách dùng
nhiều bộ so sánh. Việc lượng tử hóa do vậy thực hiện hoàn tất trong cùng
một lúc. Bộ giải mã nhanh lập tức đổi các tín hiệu so sánh được tới đầu
ra.
ADC dùng phương pháp này có tần số lấy nẫu phụ thuộc vào tốc
độ (thời gian trễ) của các bộ so sánh. Thông thuờng vi mạch so sánh có
thời gian trễ trong khoảng 10-12ns, vì vậy trên lý thuyết, tần số lấy mẫu
của ADC có độ phân giải 8 Bits cần tới 2^8 – 1=255 bộ so sánh, do vậy

ra, thời gian cho một lần biến đổi như vậy tuỳ theo bộ DAC. Vì vậy để
đảm bảo chính xác, người ta mắc them ở ngõ vào bộ DAC một mạch
chốt dữ liệu để tránh hiện tượng bộ DAC xuất ra tín hiệu không xác định
trong khoảng thời gian tự do giữa hai lần cập nhật dữ liệu ở ngõ vào.
3 – Đầu ra bộ DAC:
Tuỳ theo công nghệ chế tạo mà đầu ra của bộ DAC có thể là dòng hoặc
áp.
4 – Tín hiệu điều khiển:
Hầu hết các bộ DAC đều không cần tín hiệu điều khiển.
PHAÀN II:
TÍNH TOAÙN THIEÁT KEÁ ADC
Yêu cầu của đề tài:
1.Nguyên lý ADC đếm- xây dựng cấu trúc khối thực hiện việc đếm
từ trạng thái ban đầu Z=0.
2.Thiết lập mạch nguyên lý với số kết quả Zx thể hiện ở mã nhị
phân 8 bit,Ux là điện áp 1 chiều ≤ +16V.
Có mạch báo dấu Ux; nguồn điện áp tham chiếu U
ref
= 16V,
R nguồn = 0.02V ;
Các số liệu khác tự chọn.
Với yêu cầu trên có nhiều phương pháp thực hiện như đã nêu trong
phần lý thuyết trước. Ngoài ra có thể thực hiện bằng phương pháp sử
dụng vi điều khiển,lập trình để điều khiển việc đếm (sử dụng ADC
0804,ADC0808,ADC 0809)… Tuy nhiên,để phù hợp và củng cố kiến
thức trong môn học Kỹ thuật mạch 2 nhóm chúng em sử dụng phương
pháp ADC đếm,1 phương pháp khá phổ biến trong các kỹ thuật ADC.
1. Cấu trúc khối và sơ đồ mạch nguyên lý ADC
đếm:
1.1 Cấu trúc khối:

2U
LSB
3U
LSB
K
x
U
LSB
T
0
t
T
x
= K
x
.T
0
0 0 0 … 01
0 0 … 1 0
0 0 … 1 1
. . .
. . .
1 0…01 = Zx

t
t t


Cấu trúc khối nêu trên hình 1.1 là phương pháp đếm từ trạng thái ban đầu
Z=0. Đây là sơ đồ để thực hiện vẽ mạch nguyên lý,giải quyết yêu cầu cuả
đề bài .
Trong cấu trúc khối trên,ta thấy có từng khối chức năng riêng
biệt,bao gồm :
+ Bộ so sánh.
+ Bộ tạo xung Clock.
+ Bộ chuyển đổi DAC.
+ Bộ chốt và giải mã.
Ngoài ra, giữa bộ đếm và bộ chuyển đổi DAC cần có 1 bộ đệm để
nâng áp,so sánh với bộ DAC. Theo yêu cầu của đề bài trong mạch
nguyên lý còn có mạch báo dấu điện áp vào Ux, mạch báo dấu là mạch so
sánh dùng IC khuếch đại thuật toán.
Hoạt động của mạch: lúc đầu mạch đếm được Reset, bộ đếm xoá
về 0, do đó điện áp ra U
DAC
của DAC là 0V. Cổng AND mở để cho các
xung nhịp vào mạch đếm. Lúc này điện áp vào U
x
lớn hơn U
DAC
nên U
ss
ở
trị thấp. U
DAC
tăng dần theo hình bậc thang vì mạch đếm liên tục đổi trạng
thái từ thấp lên cao, khi U
DAC
đủ lớn hơn U

)
10
=(Z
x
)
2
= (Z
x
)
BCD8421.
Như vậy thời gian chuyển đổi của ADC kiểu đếm phụ thuộc vào độ
lớn của tín hiệu tương tự U
x
và tần số xung nhịp. Nếu U
x
càng lớn thì thời
gian chuyển đổi càng dài, nếu xung nhịp cao thì thời gian chuyển đổi
ngắn.
Ngoài ra ADC kiểu đếm còn có một đặc điểm là thời gian chuyển
đổi của mạch sẽ hạn chế tần số biến thiên cao nhất của tín hiệu tương tự
đầu vào U
x
.
1.2. Sơ đồ mạch nguyên lý:
a. Sơ đồ mạch điện nguyên lý cụ thể như sau:
U 5 B
7 4 0 7
3 4
M a c h t a o x u n g C L O C K
c h o A D C .

C L K A
C L K B
Q A
Q B
Q C
Q DR 0 1
R 0 2
R n g u o n 0 . 0 2
R 2 1
2 0 K
R 2 7
R 2 6
1 K
R 2 4
2 0 K
+
C 4
1 u F
R 9
1 0 K
C L O C K
2 ^ 2
U 4 C
7 4 0 7
5 6
R 1 9
2 0 K
U 5 D
7 4 0 7
9 8

L E D
U 3 B
4 0 9 3
5
6
4
R 1 3
1 0 K
R 7
1 K
U 1
7 4 9 3
1 4
1
1 2
9
8
1 12
3
C L K A
C L K B
Q A
Q B
Q C
Q DR 0 1
R 0 2
R 3
1 K
V C C = + 9 V
U 3 A

R 1 5
1 0 K
R 4
1 K
R 1 4
1 0 K
R 6
1 K
R 1 6
1 0 K
2 ^ 1
R 1 7
2 0 K
R 1 2
1 0 K
U r e f = 1 6 V
R 2 2
2 0 K
Hình 1.3: Mạch nguyên lý ADC đếm 8 bit từ trạng thái Z=0.
Mạch điện gồm các linh kiện chính: IC 74LS 93 , IC 4093, IC
7007, IC khuếch đại thuật toán, IC 7400,ngoài ra còn các linh kiện thụ
động điện trở,tụ điện,LED,…
b. Nguyên lý hoạt động:
Tín hiệu vào Ux được đi qua đồng thời mạch báo dấu và bộ so
sánh.
Mạch báo dấu dùng để so sánh Ux và GND .Ux>0v cho LED sáng.
Mạch so sánh có nhiệm vụ so sánh mức điện áp một chiều Ux với
các mức điện áp từ bộ DAC mạng điện trở R-2R đưa tín hiệu đã được so
sánh tới 7400 rồi đưa tới IC7493 giải mã thành các ma nhị phân tương
ướng với mức điện áp được so sánh.

pháp như: sử dụng bộ tạo dao dộng thạch anh, mạch tạo dao động dùng
IC 555,mạch tạo xung dùng IC 4093… Trong phạm vi bài tập này,nhóm
chọn mạch tạo dao động dùng IC 4093,đây là IC gồm 4 cổng NAND. Sở
dĩ nhóm chọn IC 4093 vì mạch tạo xung CLK từ các cổng logic là đơn
giản nhất. Tuy nhiên mạch tạo xung này có nhược điểm không thay đổi
được độ rộng xung như mạch LM555 .
Khảo sát IC 4093: đây là IC gồm 4 cổng NAND 2 ngõ vào,dùng để
tạo dao động bất ổn. Sơ đồ chân:

Sơ đồ logic cho mỗi cổng:Mạch tạo dao động được minh họa như sau:

Tần số CLK của mạch tạo dao động trên tính theo công thức:
f= 1/ (R.C)
trong mạch nguyên lý đã cho R= 1M, C= 0.01 µF nên suy ra f=100Hz
 T
0
= 1/100= 0.01s=10ms.
 T
x max
=(2
n

-1)T
0
=(256-1)× 0.01=2.55s
Đối với mỗi điện áp vào U
x

Giá trị K
x
chính là giá trị mã hóa sang nhị phân dưới dạng nhị phân
hoặc BCD 8421.
Xung CLK sau khi được tạo ra từ chân 3 của IC 4093 được đưa tới
cổng NAND,sau đó đưa tới chân CLK của bộ đếm 7493.
Cổng NAND là IC 74HC00 gồm 4 cổng NAND 2 ngõ vào, sơ đồ
logic :

Các chân 1,4,9,12(từ 1A đến 4A) và các chân 2,5,10,13,(từ 1B đến
4B) là các chân ngõ vào logic,các chân 3,6,8,11 (từ 1Y đến 4Y là các ngõ
ra logic.
2.3. Khối đếm thuận:
Bộ đếm thuận sử dụng 2 IC 74HC93. IC 74HC93 là bộ đếm nhị
phân 4 bit, nhận tín hiệu xung CLK từ bộ tạo xung 4093 tại chân 14 và
đưa tín hiệu ngõ ra tại các chân QA, QB, QC, QD tương ứng là các chân
12, 9, 8, 11. Chân số 1 của IC là chân ClockB chân này được nối với ngõ
ra QA số 12 để đưa tín hiệu xung sang bộ đệm 7407. Các chân số 2, 3 của
IC là các chân R0 là cổng tín hiệu reset của IC,ở trạng thái bình thường
các chân này được đặt ở mức thấp. Trong quá trình đếm nếu muốn đặt
trạng thái đếm trở về ban đầu chỉ việc đưa 2 chân này ở mức cao. Trong
mạch nguyên lý sử dụng cách RESET như sau: khi mới mở điện, tụ chưa
nạp điện nên ngõ xoá ở mức cao để xoá các mạch đếm, sau thời gian
ngắn (vài us), tụ nạp gần đủ điện khiến ngõ xoá xuống mức thấp cho phép
các mạch đếm đếm lên, mỗi khi cần xoá mạch thì ấn nút để đưa ngõ xoá
lên mức cao trong chốc lát. Sơ đồ chân và sơ đồ logic như sau: Vì yêu cầu của đề bài là bộ đếm 8 bit nên trong mạch nguyên lý của bài
tập dùng 2 IC 74HC93,nguyên lý làm việc như sau: khi mạch đếm 7493

với U
ref
= +16V. Trước khi nối tới bộ DAC, điên áp được kéo lên thông
qua trở 1KOhm.
2.5. Bộ chuyển đổi DAC:
Trong bất kỳ 1 bộ biến đổi ADC nào đều có 1 bộ DAC có nhiệm
vụ biến đổi ngược tín hiệu số thành tín hiệu tương tự để so sánh với tín
hiệu tương tự của ngõ vào. Có khá nhiều phương pháp chuyển đổi số
-tương tự,tất cả đều dựa trên lý thuyết chung đã nêu trong phần trước.
Trong khuôn khổ nội dung bài tập này,chúng em chỉ khảo sát phương
pháp chuyển đổi DAC dùng thang điện trở, cách cấu tạo,nguyên lý hoạt
động, đồng thời đánh giá sai số của phương pháp.
DAC dùng thang điện trở trong nguồn dòng điện được tạo ra bởi
nguồn điện áp U
ref
.Các điện trở làm nhiệm vụ phân dòng.Vì điện trở
nhánh ngang bằng ½ nhánh dọc , nên dòng điện khi qua mỗi khâu điện
trở thì giảm đi ½ .Dòng điện ứng với LSB đi qua (N-1) khâu điện
trở,dòng điện ứng với bit có nghĩa lớn hơn đi qua (N-2) khâu và dòng
điện ứng với MSB được đưa trực tiếp đến đầu vào bộ khuếch đại thuật
toán (I
0
).Kết quả là các dòng điện ở cửa vào bộ khuyếch đại thuật toán có
giá trị tương đương với bit mà nó đại diện.Chúng có trị số giảm dần từ
MSB đến LSB theo mã nhị phân
Điều kiện hoạt động của DAC thang điện trở (R-2R):
2.5.1.Mạng điệ n trở R-2R thực hiện chia đôi điện áp liên
tiếp điện áp U
ref
U

8
R)
I
0
=16/(2
8
R)=6.25mA
2.5.3.Sai số dòng và áp cho phép:
Đảm bảo sai số về dòng tránh xảy ra lỗi bit:
I
0
>0.0125mA
Sai số hệ thống trong trường hợp nguồn không lý tưởng: trong bất
kỳ 1 bộ DAC nào đều có sai số do nguồn U
ref
gây ra,lí do là nguồn ko lý
tưởng,luôn có 1 điện trở R
ng
khác 0. Điện trở này gây ra sụt áp U
ref

trước khi được cung cấp cho bộ DAC :
U
ref
=R
ng *
(2
8
-1)
*

Yêu cầu của đề bài cần có mạch báo dấu Ux,do đó IC khuếch đại
thuật toán được sử dụng trong trường hợp này có nhiệm vụ so sánh điện
áp vào Ux với mức 0V để từ đó hiển thị ra LED qua điện trở hạn dòng.
-
+
3
2
6
74
D 1
L E D
M a c h b a o
d a u U x
R 2 7
- 1 5 V
+ 1 5 V
U x
IC báo tín hiệu đầu vào Ux có nhiệm vụ báo mức tín hiệu vào sử
dụng đèn LED để báo hiệu.Tín hiệu đưa vào qua IC báo tín hiệu thưc chất
là một IC khuyếch đại thuật toán dùng để so sánh điện áp vào Ux với
mức 0V. Ngõ ra của IC so sánh được cấp cho LED để báo dấu Ux .Hệ số
khuyếch đại của IC là Ao=10^5 nên điện áp ngõ ra thường rơi vào
khoảng -12V < Ura< 12V .
3.Kết luận:
Sau khi nghiên cứu và hoàn thành đồ án môn học này, nhóm đã
thiết kế được mạch ADC đếm xấp xỉ đều theo đúng yêu cầu. Về mặt lý
thuyết, đồ án đã nêu lên được khái quát các vấn đề cơ bản về ADC và các
phương pháp biến đổi tương tự - số. Về mặt thực hành đồ án cũng đã giải
thích hoạt động của các khối đồng thời trình bày được các bước tính toán
trong việc thiết kế mạch ADC xấp xỉ đều.