Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 1 -
Mục lục
Trang
I. ĐẶT VẤN ĐỀ
2
II. PHƯƠNG ÁN THIẾT KẾ 3
1. Mô tả hoạt động của hệ thống 3
2. Phương án thiết kế 3

3. Sơ đồ khối hệ thống 4

III. THIẾT KẾ 5
1. Khối xử lý 5
1.1 . Giới thiệu chung về vi điều khiển 8051 5

1.2. Chức năng của các chân tín hiệu 6
1.3. Bộ nhớ trên chip 10
1.4. Các Bộ định thời/Bộ đếm 11
1.5. Điều khiển ngắt 12
2. Khối giải mã 13
3. Khối hiển thị 15
IV. NGUYÊN LÝ HOẠT ĐỘNG 16
1. Nguyên lý hoạt động 16
2. Sơ đồ nguyên lý mạch đèn giao thông 18
3. Chương trình điều khiển 18
V. MỞ RỘNG 23
Tài liệu tham khảo
25
Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 3 -
II. PHUƠNG ÁN THIẾT KẾ
1.Mô tả hoạt động của hệ thống
Mật độ giao thông phát triển mạnh mẽ ở các đô thị lớn đòi hỏi hệ thống
điều khiển giao thông phải chính xác, linh hoạt, đơn giản nhưng hiệu quả
cao. Hệ thống đèn giao thông hai pha phần nào đã đáp ứng được những
yêu cầu trên.


Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 4 -

3.Sơ đồ khối hệ thống
Hình 1: Sơ đồ khối hệ thống đèn giao thông


hai tuyến 2
& 4
BU
BUS
Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 5 -

III. THIẾT KẾ
1.Khối xử lý
1.1. Giới thiệu chung về vi điều khiển 8051
Vi điều khiển AT89C51 là một vi điều khiển thuộc họ 8051, loại CMOS,
có tốc độ cao và công suất thấp với bộ nhớ Flash có thể lập trình được.
Nó được sản xuất với công nghệ bộ nhớ không bay hơi mật độ cao của
hãng Atmel.

AT89C51 có 40 chân, được đóng gói theo tiêu chuẩn PDIP.
Hình 2 biểu diễn sơ đồ chân ra và hình 3 biểu diễn sơ đồ khối chức năng
của bộ vi điều khiển này. Hình 2: Sơ đồ chân ra của vi điều khiển 8051

Các đặc điểm tiêu chuẩn (của họ vi điều khiển 8051):
9 4KB Flash ROM.
9 128 byte RAM.
9 4 cổng vào/ra song song 8 bit.
9 2 bộ định thời/đếm 16 bit.
9 Kiến trúc 5 vectơ ngắt 2 mức (five vector two-level interrupt


Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 7 -
Hình 3: Sơ đồ khối chức năng của vi điều khiển 8051
+)Cổng Port2 (các chân 21÷28): là một cổng vào/ra song song có tác
dụng kép, được dùng như các đường xuất nhập hoặc là byte của bus địa
chỉ 16 bit đối với các thiết bị dùng bộ nhớ mở rộng.
+)Cổng Port3 (các chân 10÷17): là cổng vào/ra song song có tác
dụng kép. Khi không hoạt động xuất nhập các chân của cổng này có
nhiều chức năng riêng. Bảng 1 cho ta chức năng của các chân cổng Port3
Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 8 -
Bit Tên Chức năng chuyển đổi
P3.0
P3.1
P3.2
P3.3

chân OE (Output Enable) của EPROM cho phép đọc các byte mã
lệnh. Tín hiệu PSEN ở logic 0 trong thời gian vi điều khiển tìm nạp
lệnh. Các mã lệnh được đọc từ EPROM qua bus dữ liệu và được
chốt vào thanh ghi lệnh IR của vi điều khiể
n để giải mã.
9 Khi vi điều khiển thi hành chương trình trong ROM nội PSEN sẽ ở
mức logic 1.
Chân cho phép chốt địa chỉ ALE/PROG (Address Latch Enable):
9 Chân tín hiệu ALE (chân 30) đưa ra xung điều khiển cho phép
chốt byte thấp của địa chỉ khi vi điều khiển truy xuất bộ nhớ ngoài.
Chân này cũng là đầu vào của xung lập trình khi lập trình cho
FLASH, khi đó chân tín hiệu ở mức 0.
9 Khi hoạt động bình thường, tín hiệu ALE được phát ra v
ới tần số
không đổi bằng 1/6 tần số của bộ tạo dao động trên chip, và có thể
sử dụng cho mục đích định thời. Tuy nhiên, sẽ có một xung ALE bị
bỏ qua mỗi khi vi điều khiển truy xuất bộ nhớ ngoài.
Chân tín hiệu truy xuất ngoài EA (External Access):
9 Tín hiệu vào EA (chân 31) được nối với 5V (mức logic 1) hoặc
với GND (mức 0). Nếu ở mức 1, vi điều khiển thi hành chương
trình từ ROM nội. Nếu ở mức 0, vi điều khiển sẽ thi hành chương
trình ở bộ nhớ mở rộng.

Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 9 -
9 Chân EA được lấy làm chân cấp nguồn 12V khi lập trình cho
FLASH trong vi điều khiển.


SCON
SBUF
PCON(HMOS)
PCON(CMOS)
0000H
00H
00H
00H
07H
0000H
FFH
xxx00000B
0xx00000B
00H
00H
00H
0xxxxxxxB
0xxx0000B

Bảng 2: Trạng thái các thanh ghi sau khi Reset

Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 10 -
Các chân XTAL1, XTAL2:
9 Các chân này (chân 18, 19) nối với bộ tạo dao động trên chip.
Mạch tạo dao động như sau:
A0H
B0H
Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 11 -
Điều khiển Bộ định thời/Bộ đếm
Điều khiển chế độ Bộ định thời/Bộ đếm
Byte thấp Bộ định thời/Bộ đếm 0
Byte cao Bộ định thời/Bộ đếm 0
Byte thấp Bộ định thời/Bộ đếm 1
Byte cao Bộ định thời/Bộ đếm 1
Cho phép ngắt
Điều khiển ưu tiên ngắt
Từ trạ
ng thái chương trình
Thanh ghi tích lũy
Thanh ghi B
TCON
TMOD
TL0
TH0
TL1
TH1
IE
IP
PSW
ACC hoặc A
B
88H

thời. Nếu được thiế
t lập thì nó hoạt đông theo chế độ đếm sự kiện,
lúc này nguồn xung cho bộ đếm là xung ngoài đưa vào từ chân T#
tương ứng (chân 14, 15). Nếu bị xóa,thì nó hoạt động theo chế độ
định thời với nguồn xung là xung tạo ra từ bộ tạo dao đông trên
chip sau khi chia 12.
Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 12 -
9 Các bit M0, M1 dùng để xác dịnh chế độ đếm cho các bộ đếm:
M1 M0 Chế độ
0
0
1
1
0
1
0
1
Đếm 13 bit
Đếm 16 bit
Đếm 8 bit và tự động nạp lại
Bộ đếm 0 đếm 8 bit riêng rẽ
Bộ đếm 1 dừng hoạt động Bảng 4: Các chế độ hoạt động của các bộ đếm

Sự hoạt động của các Bộ định thời/Bộ đếm được điều khiển bởi thanh ghi

Bit Mã gợi nhớ Chức năng
7
6
5
4
3
2
1
0
EA

ET2
ES
ET1
EX1
ET0
EX0
Cho ngắt toàn cục
Không dùng
Cho phép ngắt do bộ định thời 2
Cho phép ngắt do cổng nói tiếp
Cho phép ngắt do bộ đếm 1
Cho phép ngắt từ bên ngoài 1
Cho phép ngắt do bộ đếm 0
Cho phép ngắt từ bên ngoài 0

Bảng 5: Các bit và chức năng của nó trong thanh ghi IE

Với thanh ghi IP:


để đưa đến hiển thị trên các đồng hồ đếm ngược. Với chức năng trên thì
khối này chính là khối giải mã cho đèn LED 7 thanh.
Vì các đồng hồ được hiển thị bằng các đèn LED 7 thanh nên ta sẽ sử
dụng bộ giải mã là các IC 74LS47. Sơ đồ chân ra và sơ đồ khối chức
năng như sau:
Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 14 -
Hình 6: Sơ đồ chân ra và sơ đồ khối chức năng của IC 74LS47 Các đầu ra (từ a đến f) nối đến các chân tương ứng của LED 7 thanh. Ta
thấy các đầu ra đều có mức tích cực là mức thấp. Do đó, loại LED 7
thanh cần sử dụng là loại Anode chung. LED 7 thanh sẽ ghép nối với IC
này theo bảng chân lý sau:
Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 15 -

Bảng 7: Bảng chân lý của IC 74LS47
3.Khối hiển thị
Khối hiển thị có chức năng đưa ra thông tin điều khiển giao thông
tương ứng với trạng thái hiện thời của hệ thống. Khối này gồm 2 phần:
đèn điều khiển và đồng hồ.
Đèn điều khiển bao gồm: Đèn dành cho các phương tiện tham gia

Cụ thể như sau: Vi điều khiển được lập trình để điều khiển 2 công
việc chính:
a) Chuyển mức của các đèn tín hiệu trên hai làn đường(Xanh,đỏ,vàng)
Việc chuyển mức này sẽ được thực hiện bằng 6 bit truyền tín hiệu:
Làn đường thứ nhất: Làn đường thứ hai:
P3.5: đèn xanh. P0.2: đèn xanh.
P3.6: đèn vàng. P0.1: đèn vàng.
P3.7: đèn đỏ. P0.0: đèn đỏ.

Các
đèn hiển thị là các LED đơn nối chung nhau anốt. Đèn sáng sẽ tương
ứng với mức logic thấp. Giữa các lần hiển thị sẽ kết hợp đèn của hai làn
đường. Đèn xanh ở làn 1 thì tương ứng sẽ là đèn đỏ ở làn 2 và ngược lại.
Và chuyển mức giữa các đèn sẽ xen kẽ những bộ đếm,kết thúc mỗi bộ
đếm sẽ tương ứng thiết l
ập lại các bit để hiển thị các trạng thái đèn tiếp
theo.
Giữa đèn xanh và đèn vàng là 20s
Giữa đèn vàng và đèn đỏ là trễ một thời gian
Giữa đèn đỏ và đèn xanh là 27s.
Có đèn báo hiệu cho người di bộ của hai làn đường.
b) Hiển thị bộ đếm tương ứng với mỗi trạng thái đèn:
- Ta sử dụng IC 7447 để thực hiện việc giải mã BCD sang thập phân
và hi
ển thị các trạng thái thập phân đó trên LED 7 thanh.
- Mã BCD là mã 4 bit(tương ứng sẽ hiển thị được một LED 7 thanh).
Ta sử dụng số có hai chữ số để đếm cho hai làn đường.Vì thế 8 bit của
cổng P2 sẽ được dùng cho việc hiển thị hai LED trên làn đường thứ nhất
và 8 bit của cổng P1 sẽ được sử dụng cho hiển thị LED tại làn đường thứ
hai.

==>Cuối cùng ta được một hệ thống đèn giao thông hoàn chỉnh kết hợp
giữa tạo trễ và hiển thị.

Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 19 -
2.Sơ đồ nguyên lý mạch đèn giao thông: Hình 9.1: Sơ đồ nguyên lý mạch đèn giao thông

Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 20 -

Hình 10.1: Sơ đồ mạch in

Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 21 -

Báo cáo môn học:VI XỬ LÝ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO THÔNG - 22 -
- 24 -
VANG2 BIT P3.6 ;Den vang
huong di so 2
XANH_DIBO1 BIT P0.4 ;Den xanh
cho nguoi di bo
DO_DIBO1 BIT P0.3 ;Den do cho
nguoi di bo
XANH_DIBO2 BIT P3.3 ;Den xanh
cho nguoi di bo
DO_DIBO2 BIT P3.4 ;Den do cho
nguoi di bo
SET_TIME BIT 73H ;Dung de
thoat khoi chuong trinh DELAY
SAVE_TIME EQU 1CH ;Dung luu
gia tri delay
;************** CHUONG TRINH CHINH *****************
ORG 0000H
LJMP MAIN ;Nhay den chuong trinh chinh

ORG 001BH
LJMP T1ISR ;Nhay den chuong trinh phuc
vu ngat 1
ORG 0030H

MAIN:

MOV TMOD,#00010000B ;Che do 16B Timer1 va
8B Timer2
MOV IE,#10001000B ;Cho phep ngat do T1
CALL KHOI_TAO

RETI

;****************Chuong trinh khai bao cac bien ban
dau*********************
KHOI_TAO:
MOV P1,#00H ;Hien thi so 0
MOV P2,#00H ;Hien thi so 0
MOV P0,#00H
MOV P3,#00H
MOV DPTR,#TABLE
RET

;****************Chuong trinh hien thi dem lui 27S
*************************
HIEN_THI1:
CJNE R1,#00,TIEP1
MOV P1,#00
SJMP ESC1
TIEP1:
INC R0
MOV A,R0
MOVC A,@A+DPTR