Chương 4

ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN TÍN HIỆU (R
S
) VÀ TỔNG TRỞ TẢ
I
(R
L
) LÊN MẠCH KHUẾCH ÐẠI
********* 1.

Mục tiêu.

2.

Kiến thức cơ bản cần có để học chương này.

3.

Tài liệu tham khảo liên quan đến chương.

4.


Mạch cực phát chung dùng BJT.

4.6

Mạch cực thu chung.4.7 Mạch cực nền chung.4.8

Mạch dùng FET. Bài tập cuối chương.

5. Vấn đề nghiên cứu của chương kế tiếp.

Trong các chương trước, chúng ta đã phân tích và tính toán các thông số củ
a
mạch khuếch đại dùng BJT và FET khi không có tải và nguồn tín hiệu được xem như lý tưở
ng
(không có nội trở). Thực tế, nguồn tín hiệu luôn có nội trở R
S
và mạch có tải R
L

vào. v
0
, i
0
, Z
0
là điện thế, dòng điện và điện trở của ngõ ra. A
VNL
, A
INL
là độ lợi điện thế v
à độ
lợi dòng điện của hệ thống. Toàn bộ các thông số này được định nghĩa khi ngõ ra không mắc tả
i
và không có điện trở nguồn R
S
.

Áp dụng định lý Thevenin ở hai cực của ngõ ra, ta có:
Z
th
=Z
0
=R
0

Nguồn điện thế Thevenin E
th
là điện thế mạch hở giữa 2 đầu ngõ ra, đó là v
0

0
để biểu diễn ngỏ ra của hệ thống 2 cổng.
Ðể thử lại mạch tương đương này, ta thử tìm Z
0
và A
VNL
. Ðể tìm Z
0
, ta nối tắ
t
ngõ vào tức v
i
=0v, từ đó A
VNL
.v
i
=0v và tương đương với mạch nối tắt, do đó Z
0
=R
0
nh
ư đã
định nghĩa phía trên. Sự vắng mặt của tải sẽ đưa đến i
0
=0 và điện thế giảm qua R
0
là V
Dấu trừ trong nguồn điện thế phụ thuộc có nghĩa là nguồn điện thế thật sự ngược vớ
i
nguồn điều khiển chỉ định trên hình vẽ. Nó cũng cho thấy độ lệch pha 180
0
giữa điện thế ng
õ
vào và ngõ ra.

Trong thí dụ trên, điện trở R
C
=3k
W
được đưa vào để xác định độ lợi điện thế khô
ng
tải. Sự phân tích trong chương này sẽ xem các điện trở phân cực là thành phần của độ lợi khô
ng
tải, tải R
L
sẽ được nối vào các cực của ngõ ra.

4.2 HIỆU ỨNG CỦA TỔNG TRỞ TẢI R
L

Phần này, ta xem ảnh hưởng của tổng trở tải R
L
đối với kiểu mẩu 2 cổ
ng. (xem
hình 4.5)

L
làm cho đường thẳng lấy điện động có dốc đứ
ng
hơn dòng điện lấy điện tĩnh. Ðiểm chú ý quan trọng là cả 2 đường thẳng này đều qua cùng mộ
t
điểm Q.
Khi chưa mắc tải R
L
, nếu ta áp một tín hiệu nhỏ hình sin vào cực nền củ
a
transistor , dòng điện cực nền của transistor sẽ biến động từ I
B1
đến I
B3
nên điện thế ngỏ ra V
CE
cũng biến động như hình vẽ. Nếu ta mắc tải R
L
vào, vì sự biến động của I
B
vẫn không thay đổ
i
nhưng độ dốc của đường thẳng lấy điện đã thay đổi (đứng hơn) nên tín hiệu ra V
CE
nhỏ hơn.

Page 4 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C
.

Từ hình 4.8, ta thấy tín hiệu v
i
đưa vào hệ thống 2 cổng bây giờ là:

Page 5 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C Như vậy nếu nội trở nguồn R
S
càng lớn thì độ lợi của mạch càng nhỏ (do tín hiệ
u
vào v
i
nhỏ).

Với hệ thống 2 cổng bên trên ta có:

4.4 ẢNH HƯỞNG CHUNG CỦA R
S
VÀ R
L
:

Hình 4.9 là một nguồn tín hiệu với nội trở R
Vì i
S
=i
i
nên A
is
=A
i
tức phương trình (4.6) và (4.7) cho cùng một kết quả.

Phương trình (4.5) cho thấy cả hai R
S
và R
L
đều có tác dụng làm giảm độ khuế
ch
đại.4.5 MẠCH CỰC PHÁT CHUNG DÙNG BJT:

4.5.1

Mạch phân cực cố định.

4.5.2

Mạch dùng cầu chia điện thế.

như hình 4.10.
Page 7 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C

Ta có:

Với mạch tương đương kiểu mẫu r
e
như hình 4.11 cho mạch phân cực cố đị
nh, ta
phân giải và sẽ tìm được cùng kết quả.
Ðể tính A
VS
, từ mạch tương 2 cổng ta có:
4.5.2 Mạch dùng cầu chia điện thế:

Với mạch dùng cầu chia điện thế (hình 4.12), tải R
L
được nối ở cực thu.

Page 8 of 16Chương 4:


Dạng mạch như hình 4.14 4.6 MẠCH CỰC THU CHUNG:

Mạch cực thu chung hay mạch emitter-follower với tải R
L
và nội trở nguồn R
S
như hình 4.15. Ðiểm quan trọng cần chú ý là ở mạch này Z
0
sẽ bị ảnh hưởng bởi R
S
và Z
i
bị ả
nh
hưởng bởi R
L
. Do đó khi dùng mạch tương đương 2 cổng để phân giải ta phải tính lại Z
i
và Z
0

b
+ (
b
+1)R’
E
i
b

Từ phương trình này ta có thể vẽ mạch tương đương:
Từ đó ta có:
Page 11 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C

Thí dụ
: Cho mạch điện hình 4.18. Các thông số của mạch khi không có tải là: Z
i
=157.54
k

Page 12 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C Giải
a/ Ta có tổng trở vào và tổng trở ra khi có R
S
và R
L
là:

Z
i
=R
B
//[
b
r
e
+ R
E
//R
L
] = 75.46k
W

Z
0
=R
E

4.8 MẠCH DÙNG FET:
4.8.1

Điện trở cực nguồn có tụ phân dòng.

4.8.2

Điện trở cực nguồn không có tụ phân dòng.

4.8.3

Mạch cực thoát chung.

4.8.4

Mạch cực cổng chung.
Ở FET, do cực cổng cách điện hẳn khỏi cực nguồn và cực thoát, nên trong mạ
ch
khuếch đại dùng FET tải R
L
không ảnh hưởng đến tổng trở vào Z
i
và nội trở nguồn R
sig

4.8.3 Mạch cực thoát chung:

Mạch như hình 4.22 Tổng trở vào Z
i
độc lập với R
L
và được xác định bởi Z
i
=R
G

Ðộ lợi điện thế khi có tải cũng giống như khi không có tải với R
S
được thay bằ
ng
R
S
//R
L

Page 15 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C