MẠCH ĐIỆN TỬ

Chương 4

ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN TÍN HIỆU (R
S
) VÀ TỔNG TRỞ TẢI (R
L
) LÊN MẠCH KHUẾCH ÐẠI
*********
1. Mục tiêu.
2. Kiến thức cơ bản cần có để học chương này.
3. Tài liệu tham khảo liên quan đến chương.
4. Nội dung:
4.1 Hệ thống hai cổng.
4.2 Hiệu ứng của tổng trở tải RL
.
4.3 Ảnh hưởng của nội trở nguồn RS

.
4.4 Ảnh hưởng chung của R L

và R S .
4.5 Mạch cực phát chung dùng BJT.
4.6 Mạch cực thu chung.
4.7 Mạch cực nền chung.
4.8 Mạch dùng FET.
Bài tập cuối chương .
5. Vấn đề nghiên cứu của chương kế tiếp.

Trong các chương trước, chúng ta đã phân tích và tính toán các thông số của mạch

là điện thế, dòng điện và điện trở của ngõ ra. A
VNL
, A
INL
là độ lợi điện thế và độ lợi dòng điện của hệ
thống. Toàn bộ các thông số này được định nghĩa khi ngõ ra không mắc tải và không có điện trở nguồn
R
S
.
Áp dụng định lý Thevenin ở hai cực của ngõ ra, ta có:
Z
th
=Z
0
=R
0
Nguồn điện thế Thevenin E
th
là điện thế mạch hở giữa 2 đầu ngõ ra, đó là v
0
. Vậy:

Nên E
th
=A
VNL
.v
i
Ta có thể dùng R
i

VNL
.v
i
=0v và tương đương với mạch nối tắt, do đó Z
0
=R
0
như đã định nghĩa phía trên. Sự
vắng mặt của tải sẽ đưa đến i
0
=0 và điện thế giảm qua R
0
là V
R0
=0. Do đó ở ngõ ra hở chính bằng nguồn
A
VNL
.v
i
.

Thí dụ : Cho mạch phân cực cố định như hình 4.3. Hãy vẽ mạch tương đương 2 cổng.
Giải :
Phân giải mạch này ta tìm được: Z
i
=1.07k Ω ; Z
0
=3k Ω ; A
VNL
=-280.11 (xem lại chương 2)

C
mắc song song với nhau. Tác
dụng của điện trở tải R
L
làm cho đường thẳng lấy điện động có dốc đứng hơn dòng điện lấy điện tĩnh. Ðiểm chú ý
quan trọng là cả 2 đường thẳng này đều qua cùng một điểm Q.
Khi chưa mắc tải R
L
, nếu ta áp một tín hiệu nhỏ hình sin vào cực nền của transistor , dòng
điện cực nền của transistor sẽ biến động từ I
B1
đến I
B3
nên điện thế ngỏ ra V
CE
cũng biến động như hình vẽ.
Nếu ta mắc tải R
L
vào, vì sự biến động của I
B
vẫn không thay đổi nhưng độ dốc của đường thẳng lấy điện
đã thay đổi (đứng hơn) nên tín hiệu ra V
CE
nhỏ hơn.4.3 ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN R
S
Bây giờ ta quay lại ngõ vào của hệ thống 2 cổng và khảo sát ảnh hưởng của nội trở của nguồn tín
hiệu lên độ lợi của mạch khuếch đại.


4.4 ẢNH HƯỞNG CHUNG CỦA R
S
VÀ R
L
:
Hình 4.9 là một nguồn tín hiệu với nội trở R
S
và một tải R
L
được mắc vào hệ thống 2 cổng với
các thông số riêng Z
i
=R
i
, A
VNL
, Z
0
=R
0
như đã định nghĩa. Ở ngõ vào ta có:
Ðộ lợi toàn mạch:

Ngoài ra:

Vì i

L
như hình 4.10.

Ta có:

Với mạch tương đương kiểu mẫu r
e
như hình 4.11 cho mạch phân cực cố định, ta phân giải
và sẽ tìm được cùng kết quả.

Ðể tính A
VS
, từ mạch tương 2 cổng ta có:
4.5.2 Mạch dùng cầu chia điện thế:
Với mạch dùng cầu chia điện thế (hình 4.12), tải R
L
được nối ở cực thu. 4.5.3 Mạch cực phát chung không có tụ phân dòng:
Mạch điện như hình 4.13
Tổng trở vào:

Tổng trở ra:
Z
0
=R
Trong đó: R’
E
=R
E
//R
L
; i
e
=(β+1)i
b
Từ mạch ngõ vào ta có:
v
S
=(R
S
+βr
e
)i
b
+ (β+1)R’
E
i
b
Từ phương trình này ta có thể vẽ mạch tương đương:Từ đó ta có:


Z
i
=R
B
//[βr
e
+ R
E
//R
L
] = 75.46kΩ
Z
0
=R
E
//(R
S
/β + r
e
)=30.08Ω
b/ Ta có mạch tương đương 2 cổng:

4.7 MẠCH CỰC NỀN CHUNG:
Mạch căn bản như hình 4.20
Tổng trở vào và tổng trở ra (Z
i
và Z
0
) cũng giống như trường hợp không tải. Ðộ lợi điện thế
và dòng điện được xác định bởi:

4.8.3 Mạch cực thoát chung:
Mạch như hình 4.22Tổng trở vào Z
i
độc lập với R
L
và được xác định bởi Z
i
=R
G
Ðộ lợi điện thế khi có tải cũng giống như khi không có tải với R
S
được thay bằng R
S
//R
L
4.8.4 Mạch cực cổng chung:
Dạng mạch như hình 4.23Giảng viên: Trương Văn Tám
MẠCH ĐIỆN TỬ
BÀI TẬP CUỐI CHƯƠNG IV
******
Bài 1: Cho mạch điện như hình 4.24
a/ Xác định A
VNL
, Z

VNL
, Z
i
, Z
0
b/ Vẽ mạch tương 2 cổng với các thông số được tính ở câu a.
c/ Xác định A
v
=v
0
/v
i
và A
VS
= v
0
/v
S
.
d/ Thay R
S
=1k, xác định A
V
và A
VS
. Khi R
S
tăng A
V
và A

a/ Xác định A
VNL
, Z
i
, Z
0
.
b/ Vẽ mạch tương đương 2 cổng với các thông số tính được ở câu a.
c/ Xác dịnh A
V
và A
VS
.
d/ Thay R
L
=4.7k. Tìm lại A
V
, A
VS
. Nhận xét?
e/ Thay R
Sig
=1k (với R
L
=4.7k). tìm lại A
V
và A
VS
. Nhận xét?
f/ Thay R