BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC GIAO THÔNG VẬN TẢI CƠ SỞ II
KHOA ĐIỆN – ĐIỆN TỬ
o0o

T
T
I
I
Ể
Ể
U
UL
L
U
U
Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 1

CÁC KHỐI THU PHÁT DÙNG CMOS VÀ BICCMOS SIGE CHO
RADA ÔTÔ VÀ CÁC ỨNG DỤNG HÌNH ẢNH TRONG GIẢI
TẦN 80 -160GHz
1. Tóm tắt nội dung của chương:

- Kiểm tra sự phù hợp của SiGe BiCMOS và công nghệ dưới 65nm trong các ứng dụng ngoài
tầm 80 GHz.
- Kiến trúc của hệ thống được thảo luận sẽ dựa vào sự so sánh chi tiết của VCOs, LNAs, Pas và
việc tạo bộ chia tần số tĩnh bằng CMOS và SiGE BICMOS. Những kiến trúc này được sử dụng
trong radar điều khiển ôtô (automotive cruise-control radar) , truyền dữ liệu tần số cao, truyền ảnh
tĩnh và động trong giải tần từ 80GHz đến 160 GHz.
Qua thực nghiệm sẽ làm rõ các mẫu (prototype) công nghệ SiGe HBT và BiCMOS có đủ hiệu
suất cho tất cả các block xây dựng ở 80 GHz, ngay khi nhiệt độ cao khoảng 125 C. Mặc dù còn là
công nghệ hứa hẹn nhưng việc tồn tại của những mạch 90nm GP CMOS và 65 nm LP CMOS tại
những tần số này vẫn duy trì thua kém bản sao SiGe một cách đáng kể .

2. Giới thiệu:
-Tiềm năng ứng dụng của IC trong giải tần từ 80-160 GHz trong lĩnh vực radar điều khiển ôtô
(automotive cruise control (ACC) radar) [1],truyền mm sóng ảnh tỉnh, động và 10Gb/s liên kết
không dây tầm ngắn (millimeter-wave passive [2],[3] và active [4] imaging, và 10Gb/s short-
range wireless links )[5].
- Trên 4 năm qua đã có một vài đơn vị nghiên cứu và thực hiện làm các IC 77GHz Ic được chế
tạo từng khối bằng công nghệ SiGe HBT (IC building blocks in SiGe HBT technology) [7]-[18].

Được hưởng lợi từ các hướng dẫn rõ ràng quy định Lộ trình quốc tế cho bán dẫn (ITRS), công
nghệ CMOS rộng đã tiếp tục không suy giảm đến kích thước nanomet.Tiêu hao năng lượng, con
số tiếng ồn, và hiệu suất tiếng ồn giai đoạn sóng mm IC cải thiện mở rộng quy mô. Đồng thời,
hình1 minh họa công nghệ SiGe BiCMOSbây giờ giữ lại một lợi thế in thạch bản thế hệ ba trên
CMOS về fTvà fMAX [29] và do đó kết quả trong chi phí thấp hơn đáng kể phát triển sản phẩm.

Hình 2 biên dịch fT đo, fMAX và NFMIN haracteristics 65nm × 90 ×1µm năng lượng thấp (LP)
n-MOSFET, và 3 × 0.13µm × 2.5µmSiGe HBT, như là một chức năng của thoát nước hiện tại,
vàsưu tập hiện tại, trên một đơn vị cửa khẩu chiều rộng và chiều dài phát, tương ứng [30]. Trong
cả hai thiết bị fMAX đạt đến 300 GHz và NFMIN, được đo ở 40 GHz, là khoảng 1 dB, so sánh
với HEMTsInP.HBT có fT cao hơn 40% và mật độ thiên vị tối ưu hiện naycho tiếng ồn tối thiểu
hoặc tăng tối đa 5-6 lần lớn hơn trong các MOSFET 65nm.Cả hai thiết bị tại một điện áp (thu-
phát) thoát nguồn 1.2V là thiên vị, nhưng HBT cũng có thể hoạt động một cách an toàn với điện
áp thu-phát trên 1.6V trong CE phát phổ biến, và xa hơn 3V trong cơ sở phổ biến cấu hình CB
[31].TạifMAX so sánh, swing cao hơn hiện tại mật độ và điện áp thấp hơn thu-chất nền điện
dung, cùng với các transconductance caohơn, cung cấp cho các HBT một lợi thế đáng kể trên
MOSFETskhuếch đại công suất [32] và trình điều khiển đầu ra tốc độ cao[33]. Hơn nữa, như
minh họa trong hình.3, mặc dù các MOSFETcó tiếng ồn thấp hơn con số dưới 15 GHz, bởi vì fT
cao hơn, tăngtiếng ồn HBT con số tại một tốc độ chậm hơn ở requencies sóngmm, làm cho nó phù
GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp


chế tạo trong nút130nm. Tăng chiều dài cửa quá 2 × LMIN không đem lại cải thiện hiệu suất
tương tự với suy thoái nghiêm trọng của hiệu suất HF[35]. Trớ trêu thay, MOSFETs GP LVT
90nm có hiệu suất tương tự tốt hơn và tiêu tan ít năng lượng hơn so với 65nm MOSFETsLP.

4.Cuộn cảm, biến áp và ăng-ten
Tương tự như với MOSFET và HBTs, các thành phần thụ độngnhư ăng-ten, cảm ứng và máy biến
áp cũng theo định luật Moore.Ví dụ, (1) cho thấy rằng khi điện dẫn đường kính d, davgđường
kính trung bình, kim loại chiều rộng W, và khoảng cáchquanh co liên [36] là giảm các yếu tố rộng
S, điện cảm giảmtương ứng.Nó cũng có thể được hiển thị điện dung ký sinh để giảm mặt đất bởi
S2 và tăng tần số cộng hưởng (SRF) và tần số cao điểm Q (PQF) S lần trong khi Q cao điểm vẫn
là chủ yếu không thay đổi. Điều này cho thấy rằng người ta có thể tiếp tụcsử dụng các cuộn cảm
gộp và biến áp tại các tần số sóng mm và do đó tận dụng lợi thế của cách tự nhiên và kinh tế nhất
để thu nhỏ kích thước mm-sóng silicon IC xa vượt ra ngoài những gì đã được thực hiện với đường
dây truyền tải, phân phối baluns và bộ chia điện [1], [9], [15].

GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 5

Hình 4.a) Đo fT so với tiêu hao mật độ hiện nay cho mỗi đơn vịchiều rộng cửa cho a) n-
MOSFETs trong các nút công nghệ khácnhau [4] và b) đo cao điểm fT giá trị của HBTs SiGe như

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 7
GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 8 [28] biến áp được chế tạo như một cấu trúc thử nghiệm riêng biệt trong một kết thúc trở lại tiêu
chuẩn kỹ thuật số với 6 lớp đồng.Tổn thất truyền tải của nó là khoảng 4 dB và được đo trên wafer
trong khoảng 110 đến 170 GHz. Hình 9 so sánh các phép đo với các mô phỏng cho thấy thỏa
thuận tốt, trong đo phân tán. Trong khi dây chuyền kim loại dày và rộng hữu ích để giảm tổn thất
trongt-dòng và baluns [15], [24], [37], [38], để tăng khớp nối và làm giảm dấu chân của máy biến
áp và cuộn cảm theo chiều dọc, xếp chồng lên nhau, quan trọng là theo chiều dọc vàbên là thu hẹp

cascode, cặp khác biệt giữa các tế bào, tế bào quad chuyển đổi, crosscoupled đôi tế bào, vv) là rất
quan trọng cho các mô hình chính xác trong những quan trọng tăng và suy thoái con số tiếng ồn
trong các mạch với MOSFETskích thước nano. Các MOSFET parasitics series nổi tiếng là bị suy
thoái do tiếp xúc bố trí và thông qua sức đề kháng. Điều này được minh họa trong hình. 10, đạt
đượccủa giai đoạn 3 90GHz cascode bộ khuếch đại được thực hiện trong CMOS 65nm LP[4]
được giảm từ 15 dB 8 dB, và con số tiếng ồn của nó tăng từ 5 dB đến 7 dB khiparasitics. bố trí
bóng bán dẫn được bao gồm trong mô phỏng. Tất cả các thành phần khác không thay đổi. Lưu ý
rằng có hầu như bất kỳ sự thay đổi trongS11 (f) và S22 (f), hoặc ở trung tâm tần số của S21 (f) và
NF (f) đặc điểm, cho thấy các bóng bán dẫn parasitics bố trí chủ yếu là điện trở và không dung.
Bởi vì các RElớn hơn và RB [30] và nhỏ CBC / CBE tỷ lệ (tức là giảm Miller có hiệu lực) cho
cùng một hiện tại, mạch thực hiện với HBTs ít nhạy cảm với parasitics bố trí hơn với MOSFETs.

Dựa trên những quan sát chung, một dòng thiết kế đã được tìmthấy để làm việc tốt lên đến 160
GHz là tóm tắt dưới đây:
• Tối ưu hóa các bóng bán dẫn / varactor LE chiều dài ngón tay phát hoặc chiều rộng cửa
khẩu WF để cân bằng sự xuống cấp của fMAX và NFMIN do RE / RS, RB / RG và giảm thiểu
CBC /CGD. Trong mạch với MOSFETs và AMOS varactors, sửa chữaWF và thay đổi NF để
chứa các tác động của biến đổi dòng kênhvới WF. • Thiết kế mạch ở cấp sơ đồ mạch với RG thêm
để các mô hình MOSFET kỹ thuật số. Sau đó là đủ để biến một "kỹ thuật số" vàomột mô hình tốt
"RF". RS và RD thường đã được bao gồm trong mô hình kỹ thuật số.
• Tối ưu hóa các bóng bán dẫn, cascode, hoặc CMOS bố trí di động biến tần thông qua sự
lựa chọn thích hợp của ngăn xếp kim loại cống / thu gom và nguồn phát thải /, giám sát fMAX
vàNFMIN. Các bóng bán dẫn bố trí tối ưu phụ thuộc vào cấu trúc liên kết giai đoạn: CE / CS, CB
/ CG, CC / CD, cascode, CMOSinv, vv.
• Bao gồm chiết xuất bóng bán dẫn (RC-cascode) bố trí trong sơ đồ mạch.
• Thiết kế và mô hình cảm ứng và kết nối trong ASITIC dựa trênđiện cảm mong muốn thu
được từ cấp sơ đồ thiết kế với các bóng bán dẫn trích xuất và điện dung pad.
GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp
GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 11

Radar ACC đã được ứng dụng mm sóng đầu tiên để thu hút sự chú ý của các xưởng đúc công
nghệ SiGe do khối lượng có tiềm năng lớn và các yêu cầu tương đối nghiêm ngặt cho công suất
đầu ra và tiếng ồn giai đoạn, mà không có thể dễ dàng hài lòngtrong CMOS.Một đột phá hệ thống
với máy phát riêng biệt và chết nhận được ưa thích [1], với ăng-ten đặt trên tàu hoặc trong gói.
Hình13 minh họa một 5V, phát 77GHz thực hiện trong công nghệ 225GHz HBT SiGe tiêu thụ
2.8W và các tính năng VCO, bộ khuếch đại variablegain, một bộ khuếch đại quyền lực
16dBm,một bộ khuếch đại quyền lực phụ trợ, và tần số chia động [1].Chip nhận đồng bao gồm
một highlinearity gấp đôi cân bằngmixer Gilbert-cell với chung cơ sở giai đoạn đầu vào RF
vàbaluns t-RF và các cảng LO cho duy nhất kết thúc sự khác biệt giữa chuyển đổi. Single-chip
mảng thu phát với ăng-ten trên chết,không áp dụng đối với các radar ACC, cũng được báo cáo
[24].Họ yêu cầu đóng gói tinh vi để tăng được ăng-ten [24], do đó bù đắp lợi thế chi phí và lý do
có ăng-ten trên chip.
GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp


đầu vào và đầu ra dòngtiếng ồn của các bóng bán dẫn, và thường gần đến 0,5. Hiệu ứng Miller làít
nhất một phần chiếm trong (2) và (3) thông qua ωT, đặc biệt là cho các giai đoạn cascode. Ví dụ,
đối với các MOSFET 65nm và HBT SiGe trong hình. 2, RS+ RG và RE + RB là 3,5 Ω và 14 Ω,
tương ứng. Giả sử rằng các thiết bị này đã được kích thước cho phù hợp với tiếng ồn tại 77 GHz
đến 40 Ω [21] và33 Ω [18], tương ứng, tài khoản cho điện dung pad của 20 FF và 30 FF, tương
ứng. A 16 × 65nm × 1µm MOSFET sẽ là cần thiết, thiên vị cho tiếng ồn tối thiểu là 2,5 mA,với
tổng số series parasitics 19 Ω, thực tế một nửa của trở kháng tiếng ồntối ưu. Tương tự như vậy,
tương ứng 2 × 0.13µm × HBT 3.75µm sẽ bị sai lệch ở mức 8 mA với tổng số parasitics loạt của
15 Ω, cũng khoảng 50% tiếng ồntối ưu trở kháng. Hai ví dụ minh họa parasitics bóng bán dẫn
đóng vai trò chủ yếu mm-sóng tần số, và rằng các xưởng đúc phải có khả năng kiểm soát chặt, mà
phải là trường hợp trong cả hai CMOS và SiGeBiCMOS công nghệ. Trong Colpitts VCOs, trở
kháng điện trở của bóng bán dẫn được bù đắp bằng cách kết nối một tụ điện cao-QMIM qua
emitter-cơ sở hoặc ngã ba cổng nguồn, nâng cao sức đề khángtiêu cực và làm giảm sự đóng góp
tiếng ồn giai đoạn từ parasitics điện trở[16], [20].
Tiếp theo, việc thực hiện thí điểm 77 chia tần số GHz LNAs,PAS, và VCOs thực hiện với HBT-
chỉ MOS-HBT cascodesBiCMOS, và bác sĩ gia đình và các bóng bán dẫn 65nm LPCMOS 90nm
sẽ được so sánh. Tất cả các mạch có nhà nước-of-the-nghệ thuật thực hiện. Các mạch SiGe-
HBTđược chế tạo trong một quá trình sản xuất 0.13µm SiGeBiCMOS, cũng như trong các biến
thể của quá trình này với một số hồ sơ thu HBT chia tách. Điều này cho phép vẽ một mốitương
quan trực tiếp giữa việc thực hiện mạch và fT HBT vàfMAX. các SiGe HBT fT / fMAX cho công
nghệ chia tách được liệt kê trong Bảng 1. Kết quả đo lường được báo cáo cho wafer 5, ngoại trừ
đó chỉ ra. So sánh với CMOS là chỉ thực hiện cho LNAs [4], [21] vàVCOs [20] bởi vì tại thời
điểm viết bài, không có báo cáo CMOSPas và chia tần số tĩnh hoạt động tại 80 GHz hoặc cao hơn. 7.1 Bộ khuếch đại
Trong thiết kế của LNA SiGe-HBT được hiển thị trong hình.14,một cấu trúc liên kết 3 giai đoạn
đã được lựa chọn, bao gồm haigiai đoạn CE theo sau là một giai đoạn cascode [18].Các giai đoạn
CE cho phép 1.2-1.8V hoạt động và giảm thiểu con số tiếng ồn tổng thể của LNA, trong khi giai
đoạn cascode cung cấp tăng cao hơn và là thiên vị từ một nguồn cung cấp 1,8-2.5V.Đầu vào là


GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 15
GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 16
GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 18 7.2. Static Frequency Dividers

Để xác minh tính khả thi của một mạnh mẽ, PLL tần số cơ bản tại80 GHz, chia tần số tĩnh chuỗi
phân chia-by-64, dựa trên điện năng thấp, 3.3V SiGe HBT cấu trúc liên kết trong [17] được chế
tạo. Những hình ảnh chết là sao chép hình. 21.Chia đã được thử nghiệm trên nhiệt độ từ 25 C đến
125 C. phổ đầu ra, tính cho một đầu vào 77GHz tại 125 C được thể hiện trong hình. 22.Tần sốdao
động tự (SOF) được đo trên mỗi miếng 5 phân chia vàđược vẽ trong hình.23 cùng với lợi ích của
LNA 89GHz và PA[18], 140GHz bộ khuếch đại [28], và với sự tăng downconversioncủa một
80GHz Gilbert-cell, máy trộn [18], như một chức năng của HBT SiGe fMAX (fMAX khác
nhaucho mỗi wafer). Đáng chú ý, trong mọi trường hợp, việc thực hiện mạch tốt nhất là thu được
chia wafer với fMAX cao nhất. Vì chỉ cấy ghép SIC đã được thay đổi trong các wafer chia tách,
fMAX trên mỗi wafer làm giảm nhưfT được cải thiện. Là như vậy, có không có sự mơ hồ fMAX
hơn là fT là con số bóng bán dẫn quan trọng hơn bằng khen cho các IC sóng mm. Trong một thí
nghiệmriêng biệt được mô tả ở nơi khác, con số tiếng ồn của máy trộn77GHz cũng cải thiện với
fMAX HBT.
GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 21 Tụ C1 là rất quan trọng trong việc giảm thiểu tiếng ồn dao động, giai đoạn quan trọng trong các
ứng dụng radar.

Ghi lại các giá trị giai đoạn tiếng ồn của -101,3 và -100,2 dBc / Hz, tương ứng, được đo tại 1MHz
bù đắp từ số 105 GHz SiGenhà cung cấp dịch vụ HBT VCO (Hình 26) và từ các tàu sân
bay79GHz của VCO CMOS, khi cần thiết trong hình ảnh và ACCradar ứng dụng.Tuy nhiên, công
suất đầu ra cao hơn ít nhất là 18 dB cho VCO HBT SiGe trong khi điện năng tiêu thụ của nó là chỉ
có 4 lần lớn: 120mW, so với 30 MW.Các đặc tính điều chỉnh đo lường của VCO CMOS là rất
tuyến tính, kéo dài từ 73đến 79 GHz.Thực tế là FOM ITRS cho VCOs không bao gồm sản lượng
điện giải thích lý do tại sao CMOS VCOs tỷ lệ rất cao bằng cách sử dụng con số này bằng
khen.Tuy nhiên, trong nhiều ứng dụng, một VCO mm-sóng với công suất đầu ra thấp sẽ yêu
cầukhuếch đại trước khi trở thành hữu ích.Một chiến lược thiết kế tốt hơn là tiêu tan sức mạnh lớn
hơn trong lõi VCO, làm giảm VCO tổng thể phức tạp bằng cách loại bỏ giai đoạn khuếch đại.
Hơn nữa, tăngsức mạnh cốt lõi tản cuối cùng có thể cải thiện tiếng ồn giai đoạn,trong khi giai
đoạn khuếch đại làm gì để cải thiện tiếng ồn giai đoạn.

GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp
lại cho nền kinh tế của quy mô, điển hình của silicon, các cảm biến khác nhau cho an ninh, viễn
thám, hình ảnh và radar ô tô ứng dụng và vượt quá 80 GHz.

GVHD: TS.Nguyễn Quang Tuấn Thiết kế mạch tích hợp

Học Viên :Bùi Văn Nhất Lớp CH 19 KTDT Trang 24

Lời cảm ơn
Công trình này được tài trợ bởi CITO vàSTMicroelectronics.Chúng tôi cũng sẽ như Bernard
Sautreuil hỗ trợ của mình, CMC và Jaro Pristupa cho các công cụ CAD.Thiết bị thử nghiệm được
cung cấp bởi OIT, CFI và ECTI.

References
[1] H. Knapp et al., “SiGe Circuits for Automotive Radar,” IEEE SiRF
Digest, pp.231-236, Jan. 2007.
[2] J.J. Lynch, “Low Noise Direct Detection Sensors for Millimeter Wave
Imaging,” IEEE CSICS Digest, pp. 215-218, Nov. 2006.
[3] H. Kim et al., “SiGe IC-based mm-wave imager,” in press, IEEE ISCAS,
May 2007.
[4] S.P. Voinigescu et al., “CMOS SOCs at 100 GHz: System Architectures,
Device Characterization, and IC Design Examples,” in press, IEEE